-
公开(公告)号：CN119945382A
公开(公告)日：2025-05-06
申请号：CN202510013694.0
申请日：2025-01-06
Applicant: 北京芯通未来科技发展有限公司
IPC: H03H17/06
Abstract: 本发明公开了一种并行插值滤波装置，属于通信、芯片、数字信号处理领域，该装置基于半带滤波器的并行插值滤波模块实现2路、4路及8路并行插值滤波，并行插值滤波模块包括内部运算单元和结果输出单元，内部运算单元对于输入的每一个数据同时完成插值与滤波处理，即输入数据与半带滤波器系数中对应的非零系数相乘，相乘后的结果与先前寄存器的结果进行累加后存入当前寄存器；输出二倍输入数据路数的输出数据。本发明将二倍插值与半带滤波进行了融合设计，减少了处理的延时；只对计算中间结果进行缓存，减少了寄存器的使用；寄存器之间没有大的组合逻辑，提高了整个电路的运行时钟；无需对输入数据进行再次串并转换，降低了控制逻辑的复杂度。
-
公开(公告)号：CN114744982B
公开(公告)日：2025-05-06
申请号：CN202210497553.7
申请日：2022-05-09
Applicant: 杭州电子科技大学
IPC: H03H17/06
Abstract: 本发明公开了一种乘法优化的低通FIR滤波器实现方法，包括初始计算单元、通用计算单元和求和电路。以流水线形式级联而成的N‑1个电路结构相似的通用计算单元(N‑1为滤波器阶数)对输入信号进行延时和加法运算，该计算单元的HDL代码由脚本语言自动生成；初始计算单元计算当前输入信号与第一项滤波器系数的乘积；求和电路对各级流水线的乘加结果进行求和运算。本发明以传统直接I型FIR滤波器作为基础，针对乘法电路进行了输入参数的位宽优化和结构优化，只需增加少量寄存器，即可大大减小乘法电路的面积。经15阶低通FIR滤波器的FPGA验证，本发明虽增加了约4.45％的DFF资源消耗，但使得LUT资源消耗量减少了13.12％，达到了通过乘法优化进行面积优化的目的。
-
公开(公告)号：CN119788030A
公开(公告)日：2025-04-08
申请号：CN202510239614.3
申请日：2025-03-03
Applicant: 中科亿海微电子科技(苏州)有限公司
Abstract: 本申请提供了一种数字滤波器电路装置，该电路装置包括至少一个存储电路、至少一个乘加电路、至少一个加法电路以及第一数据选择电路、第二数据选择电路、第三数据选择电路；第一数据选择电路输入离散数字信号；存储电路存储离散数字信号以及滤波器系数；乘加电路对离散数字信号和滤波器系数按照预设对应关系进行相乘、相加运算，确定乘加结果并输入第二数据选择电路；第二数据选择电路、第三数据选择电路根据配置模式，选通对应的数据通路并进行输入和输出，加法电路用于将第二数据选择电路的输出信号与第三数据选择电路的输出信号相加，输出配置模式对应的滤波结果。通过本申请能够实现不同滤波器功能，提升数字滤波器应用的灵活性。
-
公开(公告)号：CN119324692A
公开(公告)日：2025-01-17
申请号：CN202411394600.0
申请日：2024-10-08
Applicant: 杭州万高科技股份有限公司
IPC: H03H17/06
Abstract: 本发明提出了一种电能计量芯片下级联半带滤波器链、加速方法及芯片，其中，一种电能计量芯片下级联半带滤波器加速方法，包括：步骤1，构建并入并出半带滤波器加速器；步骤2，使用所述半带滤波器加速器进行级联计算，完成所述级联半带滤波器加速；一种电能计量芯片下级联半带滤波器链，基于上述的级联半带滤波器加速方法，使用所述并入并出半带滤波器加速器作为半带滤波器，构建级联半带滤波器链，用于在所述电能计量芯片中选择不同半带滤波器的计算结果，进行所述电能计量；一种电能计量芯片，采用上述的方法，构建前述的级联半带滤波器链，实现电能计量应用。
-
公开(公告)号：CN118631215B
公开(公告)日：2025-01-17
申请号：CN202411108482.2
申请日：2024-08-13
Applicant: 深圳市思远半导体有限公司
Abstract: 本申请公开了一种Sinc滤波器及ADC数据高速采集系统，涉及滤波器技术领域。Sinc滤波器包括控制器、积分器、差分器以及复用控制器。其中，控制器与ADC连接，积分器与控制器连接，差分器与控制器连接，复用控制器与连接器连接。复用控制器被配置成控制Sinc滤波器工作在滤波模式或数据采集模式，在滤波模式下，Sinc滤波器被配置成为ADC的输出信号滤波，在数据采集模式下，Sinc滤波器被配置成控制器采集ADC输出的数据，并经至少一级第一存储器和/或至少一级第二存储器输出。Sinc滤波器作为滤波器使用的同时可以作为数据采集器应用于ADC的调试，较大程度的节省了电路资源，降低成本。
-
Patent Agency Ranking
公开(公告)号：CN118801854B
公开(公告)日：2024-12-10
申请号：CN202411263959.4
申请日：2024-09-10
Applicant: 中国科学院长春光学精密机械与物理研究所
Abstract: 本发明涉及降采样滤波器技术领域，尤其涉及一种大尺度降采样的级联数字滤波装置。包括：将高采样率的初始信息输入第一级可变抽取因子级联积分梳状滤波器组，经过初步降采样后，输出至第二级固定抽取因子级联积分梳状滤波器组；第二级固定抽取因子级联积分梳状滤波器组包括依次连接的三个16倍抽取级联积分梳状滤波器，完成高倍数降采样后将数据输出至第三级补偿滤波器，补偿上一级级联积分梳状滤波器组产生的较大通带衰减、并增加阻带衰减，之后将数据输出至第四级抽取滤波器组中进行多级抽取和继续降采样，最终输出低频采样率的信号。其优点在于：能实现千倍以上降采样，同时保证通带平坦度，抑制高频混叠噪声，保证降采样后数据完整度及精度。
-
公开(公告)号：CN119030499A
公开(公告)日：2024-11-26
申请号：CN202411192376.7
申请日：2024-08-28
Applicant: 深圳智微电子科技股份有限公司
Abstract: 本发明涉及一种基波信号提取系统及CIC滤波器，属于数字信号处理技术领域。本发明将现有的CIC滤波器中的多阶微分器合成一个，用减法器循环操作实现一次微分器操作，即一个减法器循环N次代替N个减法器的效果，通过切换模块来实现对微分器的输入进行控制，以通过一个微分器的复用来实现多个微分器的作用。因此，本发明通过减少微分器的个数，能够简化CIC滤波器的电路结构，使得CIC滤波器的面积能够有效缩减。
-
公开(公告)号：CN118826696A
公开(公告)日：2024-10-22
申请号：CN202411272061.3
申请日：2024-09-11
Applicant: 中国科学院长春光学精密机械与物理研究所
Abstract: 本发明涉及降采样滤波器技术领域，尤其涉及一种大尺度降采样装置。包括三级级联的数字滤波器组；将初始数据作为第一级递归型级联积分梳状滤波器组的输入端，经过第一级递归型级联积分梳状滤波器组完成不低于215倍的降采样后，数据输出至第二级补偿滤波器；第二级补偿滤波器用于补偿所述第一级递归型级联积分梳状滤波器组产生的通带衰减、增加阻带衰减以及进行2倍降采样，降采样后数据输出至第三级半带滤波器；第三级半带滤波器用于控制所述大尺度降采样装置的阻带截止频率以及进行2倍降采样，降采样后数据从第三级半带滤波器的输出端输出。优点在于：高倍降采样；阻带衰减更低、抗混叠效果更好、通带衰减更小，过渡带宽控制更佳。
-
公开(公告)号：CN113746430B
公开(公告)日：2024-08-02
申请号：CN202110992518.8
申请日：2021-08-27
Applicant: 山西宇翔信息技术有限公司
Abstract: 本申请公开了一种信号处理方法和装置，涉及信号处理技术领域，所述方法包括：获取零中频正交模拟信号的采样数据；对所述采样数据进行数字内插，并对内插后的所述采样数据进行滤波；对滤波后的采样数据进行复数混频，并对Q支路信号进行希尔伯特滤波，I支路进行同阶数的延迟滤波；根据滤波后的Q支路信号和延迟后的I支路信号确定实信号，输出所述实信号。解决了现有技术中无法在射频新平中集成模拟帯通滤波器而导致诸多场景无法使用的问题，达到了无需集成帯通滤波器即可输出相应的实信号的效果。
-
公开(公告)号：CN118199562A
公开(公告)日：2024-06-14
申请号：CN202410400634.X
申请日：2024-04-03
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种基于最小二乘的稀疏FIR滤波器设计方法，属于数字信号处理技术领域，包括以下步骤：S1：根据范数的性质，使用L1范数与L2范数的组合L1‑2范数对稀疏滤波器设计中非凸的L0范数进行非凸优化近似；通过凸差分解将非凸问题转化为两个凸子问题差的形式，并根据迭代规则构造形式更为简单的子问题进行求解；S2：使用ADMM算法对分解后的凸子问题进行交替求解，实现快速稀疏FIR滤波器设计。引入L1‑2范数，在提高滤波器稀疏性的同时，使用ADMM算法进行求解，提高了滤波器的求解效率，并且对最大误差与均方根误差性能进行改进，本发明提出的方法能够有效提升稀疏FIR滤波器性能。
-
-
-
-
-
-
-
-
-
Search Results
616
records
(took 0.018 seconds)
