-
公开(公告)号：CN119789511A
公开(公告)日：2025-04-08
申请号：CN202411658383.1
申请日：2024-11-19
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明涉及半导体技术领域，且公开了一种平面栅GaN垂直互补场效应晶体管反相器，器件结构自下而上包括衬底、第一晶体管、石墨烯层和第二晶体管，第一源电极和第一漏电极沿水平方向布置在n管GaN沟道层的两端，第二源电极和第二漏电极沿水平方向布置在p管GaN沟道层的两端，在第一晶体管与第二晶体管之间的石墨烯层上布置可同时控制第一晶体管与第二晶体管的栅电极。在此结构基础上，将n型和p型晶体管的漏极用空气桥结构相连接并作为输出端，栅极作为输入端，p型晶体管的源极接高电平，n型晶体管的源极接低电平，实现反相器，其栅控能力强，漏电小，具有高效、低功耗的电子传输特性，在保持高性能的同时，具有更小的占地面积，提高了集成度。
-
公开(公告)号：CN119789509A
公开(公告)日：2025-04-08
申请号：CN202411650425.7
申请日：2024-11-19
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10D84/82 , H10D84/05 , H10D62/824
Abstract: 本发明公开了一种氮化镓和砷化镓三维异质集成射频芯片及其制备方法，所述结构自下而上包括背金属、衬底、氮化镓器件外延层、键合介质层、砷化镓器件外延层、氮化镓器件电极源极、氮化镓器件电极栅极、氮化镓器件电极漏极、砷化镓器件电极源极、砷化镓器件电极栅极、砷化镓器件电极漏极、氮化镓背通孔、砷化镓背通孔、正面通孔、氮化镓外表面电极源极、氮化镓外表面电极漏极，砷化镓器件外延层上表面的电极根据需要进行互联，形成一定功能的集成电路。本发明可以使氮化镓和砷化镓射频器件的电极具有极小的空间间距，减少了高频下长距离传输信号的损耗和寄生参数的影响，并且减小了芯片面积与芯片体积，减少了封装成本。
-
公开(公告)号：CN114582862B
公开(公告)日：2025-03-18
申请号：CN202210221722.4
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种单片集成GaN/Ga2O3的Cascode增强型抗单粒子烧毁器件，包括Ga2O3FET结构和设置在所述Ga2O3FET结构右侧的GaN HEMT结构，Ga2O3FET结构和GaN HEMT结构均设置在衬底上，GaN HEMT结构和Ga2O3FET结构之间设置有第一钝化层；Ga2O3FET结构自下而上依次包括Ga2O3缓冲层和Ga2O3沟道层，Ga2O3沟道层的上方从左至右依次设置有第一源极、第一栅极和第一漏极；GaN HEMT结构自下而上依次包括AlN成核层、GaN缓冲层和AlGaN势垒层，AlGaN势垒层的上方从左至右依次设置有第二源极、p‑GaN层和第二漏极，p‑GaN层的上方设置有第二栅极。本发明采用上述结构实现了新型Ga2O3的增强型器件，降低了宇航系统的重量和复杂度，增加了器件的可靠性，提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压。
-
公开(公告)号：CN119403216A
公开(公告)日：2025-02-07
申请号：CN202411288483.X
申请日：2024-09-14
Applicant: 京东方华灿光电(浙江)有限公司
Abstract: 本公开提供了一种晶体管电路及其制作方法，属于半导体器件领域。晶体管电路包括：第一晶体管和第二晶体管；第一晶体管和第二晶体管包括共用的衬底、依次层叠在衬底的沟道层和势垒层；势垒层具有延伸到沟道层内的凹槽；第一晶体管还包括第一介电层、第一源极、第一漏极和第一栅极；第二晶体管还包括第二介电层、第二源极、第二漏极和第二栅极；第一介电层覆盖凹槽底部，第二介电层位于势垒层，第一源极、第一漏极、第二源极、第二漏极贯穿势垒层与沟道层连接；凹槽位于第一源极与第一漏极之间，第二介电层位于第二源极和第二漏极之间；第一栅极位于凹槽内，第二栅极位于第二介电层上，第一源极与第二栅极电连接，第一漏极和第二源极电连接。
-
公开(公告)号：CN119403214A
公开(公告)日：2025-02-07
申请号：CN202411010531.9
申请日：2024-07-26
Applicant: 意法半导体国际公司
Inventor： R·德彼得罗
Abstract: 本公开涉及集成基于异质结构的电子组件并具有降低的机械应力的半导体电子装置。一种半导体电子装置具有半导体材料的基板区域；基于异质结构的第一电子组件，其具有在基板区域上延伸并包括异质结构的外延多层；以及在基板区域上延伸的分隔区域。分隔区域包括沿着第一方向布置在外延多层旁边的多晶类型的半导体材料的多晶区域。电子装置还具有在基板区域上延伸的单晶类型的单一半导体材料的外延区域。多晶区域沿着第一方向在外延多层与外延区域之间延伸。
-
Patent Agency Ranking
公开(公告)号：CN119894085A
公开(公告)日：2025-04-25
申请号：CN202311330953.X
申请日：2023-10-13
Applicant: 无锡华润华晶微电子有限公司 , 华润微电子控股有限公司
Abstract: 本发明提供一种集成同步电流采样功能的场效应晶体管结构，包括第一平面结构、第二平面结构和第三平面结构，第一平面结构包括第一源极、共用栅极和第二源极；第二平面结构包括工作场效应晶体管和采样场效应晶体管，工作场效应晶体管包括第一源区、第一栅区和第一漏区，采样场效应晶体管包括第二源区、第二栅区和第二漏区，第一源区和第一源极电连接，第二源区和第二源极电连接，第一栅区及第二栅区与共用栅极电连接；第三平面结构包括共用漏极，第一漏区及第二漏区与共用漏极电连接。本发明中工作场效应晶体管和采样场效应晶体管的工艺兼容，并且，工作场效应晶体管和采样场效应晶体管两者共用栅极、共用终端，实现电流同步采样，降低芯片面积。
-
公开(公告)号：CN112106196B
公开(公告)日：2025-03-25
申请号：CN201980030481.1
申请日：2019-03-25
Applicant: 美光科技公司
Inventor： D·V·N·拉马斯瓦米
IPC: H10D84/80 , H10D84/82 , H10D1/60 , H10D64/23 , H01L21/027 , H01L21/311
Abstract: 本发明揭示一种晶体管，其包括在至少一个直线垂直横截面中是大体上L形或大体上镜像L形借此具有在竖向上延伸的杆及在所述杆的底部上方从所述杆的横向侧水平延伸的基底的半导体材料。所述杆的所述半导体材料包括上源极/漏极区域及在其下方的沟道区域。所述晶体管包括(a)及(b)中的至少一者，其中(a)：所述杆的所述半导体材料包括在所述沟道区域下方的下源极/漏极区域，及(b)：所述基底的所述半导体材料包括下源极/漏极区域。栅极可操作地横向邻近所述杆的所述沟道区域。揭示其它实施例，其包含个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列。揭示方法。
-
公开(公告)号：CN119677154A
公开(公告)日：2025-03-21
申请号：CN202410980064.6
申请日：2024-07-22
Applicant: 瑞萨电子株式会社
Inventor： 长田尚
Abstract: 本公开涉及半导体器件。根据一个实施例，所述半导体器件1包括：半导体衬底，具有上表面和下表面；以及发射极布线，其中当从所述上表面侧观察时，所述半导体衬底具有包括多个IGBT的有源区域、端接区域和主结合区域，其中所述主结合区域的所述半导体衬底具有N‑型漂移层和P型结合杂质层，其中所述端接区域的所述半导体衬底具有N‑型漂移层和P型浮置层，其中至少所述主结合区域具有被提供在所述沟槽内的沟槽电极以及被提供在所述沟槽电极和所述半导体衬底之间的沟槽绝缘膜，并且其中所述沟槽电极和所述P型结合杂质层被连接至所述发射极布线。
-
-
公开(公告)号：CN119486218A
公开(公告)日：2025-02-18
申请号：CN202410173780.3
申请日：2024-02-07
Applicant: 北京大学
Abstract: 本发明公开了一种高稳定性的GaN双向器件，包括衬底和在衬底上依次层叠的过渡层、缓冲层、背势垒层、沟道层和势垒层，第一和第二栅极分别制备在第一和第二空穴注入层上，第一和第二空穴注入层位于势垒层上；第一和第二源极采用欧姆接触制备在势垒层上，位于第一和第二空穴注入层的两侧；第一源极、第一空穴注入层、第二空穴注入层、第二源极彼此之间由钝化层隔离；从能带角度看，所述背势垒层的价带顶要低于沟道层的价带顶，从而阻挡空穴注入到衬底中。该器件具有双向导通、双向耐压的功能，能有效抑制表面陷阱和衬底效应带来的电流崩塌效应，使器件具有高动态稳定性、低动态导通电阻；衬底可以与任一源级相连，也可以电学浮空以提高器件击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.028 seconds)
