公开(公告)号：US09037893B2

公开(公告)日：2015-05-19

申请号：US13852625

申请日：2013-03-28

Applicant: ANALOG DEVICES, INC.

Inventor： Brian Holford ,  Matthew D. McShea

IPC: G06F1/00 ,  G06F1/04 ,  G06F1/24 ,  G06F5/06 ,  G06F13/42 ,  H04B1/00 ,  H04J3/06

CPC classification number: G06F1/04 ,  G06F1/24 ,  G06F3/05 ,  G06F13/4243 ,  H04B1/00 ,  H04J3/0685

Abstract: In one example implementation, the present disclosure provides a system that includes circuitry and one or more electronic components for synchronizing data transfer from a core to a physical interface. One example can involve an apparatus for interfacing a digital core with at least one physical interface that includes a macro configured on the digital core, the macro having at least one data output, a first data input, a reset input and a sync reset output, the macro to be clocked by a first clock having a first clock rate. The first clock can be configured to clock in data from the digital core on the first data input; clock in a reset signal from the digital core on the reset input, wherein a synchronized reset signal is output on the sync reset output. The apparatus can also include physical interface circuitry and a reset sampling input.

Abstract translation: 在一个示例实现中，本公开提供了一种系统，其包括用于同步从核到物理接口的数据传输的电路和一个或多个电子组件。 一个示例可以涉及用于将数字核与至少一个物理接口进行接口的装置，所述物理接口包括配置在数字内核上的宏，所述宏具有至少一个数据输出，第一数据输入，复位输入和同步复位输出， 由具有第一时钟速率的第一时钟计时的宏。 第一个时钟可以配置为在第一个数据输入端从数字核心的数据进行时钟; 来自复位输入上的数字内核的复位信号中的时钟，其中在同步复位输出上输出同步的复位信号。 该装置还可以包括物理接口电路和复位采样输入。

公开(公告)号：US20140281654A1

公开(公告)日：2014-09-18

申请号：US13852625

申请日：2013-03-28

Applicant: ANALOG DEVICES, INC.

Inventor： Brian Holford ,  Matthew D. McShea

IPC: G06F1/04 ,  G06F1/24

CPC classification number: G06F1/04 ,  G06F1/24 ,  G06F3/05 ,  G06F13/4243 ,  H04B1/00 ,  H04J3/0685

Abstract: In one example implementation, the present disclosure provides a system that includes circuitry and one or more electronic components for synchronizing data transfer from a core to a physical interface. One example can involve an apparatus for interfacing a digital core with at least one physical interface that includes a macro configured on the digital core, the macro having at least one data output, a first data input, a reset input and a sync reset output, the macro to be clocked by a first clock having a first clock rate. The first clock can be configured to clock in data from the digital core on the first data input; clock in a reset signal from the digital core on the reset input, wherein a synchronized reset signal is output on the sync reset output. The apparatus can also include physical interface circuitry and a reset sampling input.

Abstract translation: 在一个示例实现中，本公开提供了一种系统，其包括用于同步从核到物理接口的数据传输的电路和一个或多个电子组件。 一个示例可以涉及用于将数字核与至少一个物理接口进行接口的装置，所述物理接口包括配置在数字内核上的宏，所述宏具有至少一个数据输出，第一数据输入，复位输入和同步复位输出， 由具有第一时钟速率的第一时钟计时的宏。 第一个时钟可以配置为在第一个数据输入端从数字核心的数据进行时钟; 来自复位输入上的数字内核的复位信号中的时钟，其中在同步复位输出上输出同步的复位信号。 该装置还可以包括物理接口电路和复位采样输入。