-
公开(公告)号：KR101403429B1
公开(公告)日：2014-06-03
申请号：KR1020070101500
申请日：2007-10-09
Applicant: 삼성전자주식회사
IPC: G06F9/06
CPC classification number: G11C11/5628
Abstract: 멀티 비트 프로그래밍 장치 및 방법이 제공된다. 본 발명의 멀티 비트 프로그래밍 장치는 페이지 프로그래밍 동작들 각각의 목표 비트 에러율에 기초하여 2
N 개의 문턱 전압 상태들을 생성하는 제1 제어부; 상기 문턱 전압 상태들 중 어느 하나를 N비트의 데이터에 할당하는 제2 제어부; 및 상기 하나 이상의 멀티 비트 셀 각각에 상기 할당된 문턱 전압 상태를 형성하여 상기 N비트의 데이터를 프로그래밍하는 프로그래밍부를 포함하는 것을 특징으로 하며, 이를 통해 페이지 별로 균등하게 신뢰 가능한(evenly-reliable) 데이터의 저장이 가능하다.
evenly-reliable, 페이지, 멀티 비트 프로그래밍-
公开(公告)号：KR101134064B1
公开(公告)日：2012-04-13
申请号：KR1020070046566
申请日：2007-05-14
Applicant: 삼성전자주식회사
IPC: H03M13/29
CPC classification number: H03M13/6362
Abstract: A code puncturing apparatus and method is provided. The apparatus includes: a codeword selection unit selecting continuous n-1-number of mother codewords from mother codewords generated from k-bit effective information, where k denotes a natural number, and one redundancy bit; and a puncturing unit selecting k-number of redundancy bits from redundancy bits included in the n-1-number of mother codewords, deleting remaining redundancy bits, and rearranging the n-1-number of mother codewords into an n.k bit-target codeword. Accordingly, a code rate of an Error Control Code (ECC) can be raised.
-
公开(公告)号：KR100921748B1
公开(公告)日：2009-10-15
申请号：KR1020070054620
申请日：2007-06-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/10
Abstract: ECC 회로를 포함하는 메모리 시스템 및 그 구동 방법이 개시된다. 상기 메모리 시스템은 다수의 메모리 장치들; 상기 다수의 메모리 장치들을 제어하기 위한 컨트롤러; 및 상기 다수의 메모리 장치들과 상기 컨트롤러 사이에 접속되는 적어도 하나의 채널을 구비하며, 상기 컨트롤러는 버스; 호스트로부터 입력되는 라이트 데이터를 상기 버스로 인터페이스 하여 출력하고, 상기 버스를 통하여 수신되는 리드 데이터를 상기 호스트로 인터페이스 하여 출력하는 호스트 인터페이스; 상기 다수의 메모리 장치들로부터 라이트 또는 리드되는 데이터를 인터페이스 하기 위한 메모리 인터페이스 블락; 및 상기 호스트로부터 입력된 상기 라이트 데이터를 인코딩하거나, 상기 다수의 메모리 장치들로부터 독출된 리드 데이터를 디코딩하는 제1 버퍼 메모리 블락을 구비한다.
메모리 시스템, 플래시 카드, 메모리 카드-
公开(公告)号：KR1020090048984A
公开(公告)日：2009-05-15
申请号：KR1020070115124
申请日：2007-11-12
Applicant: 삼성전자주식회사
IPC: H04L1/02
CPC classification number: H04L25/0204 , H04B1/71052 , H04L25/0224 , H04L25/0246
Abstract: 본 발명은 이동 통신 시스템에서 전송 다이버시티 방법으로 전송된 신호를 수신하는 장치 및 방법에 관한 것으로, 더욱 상세하게는 직교 부호화된 신호간의 간섭을 제거하여 수신 성능을 향상시키는 장치 및 방법에 관한 것이다.
본 발명은 송신기로부터 직교 부호화(Orthogonal Coded)된 신호를 수신하여 수신 벡터를 생성하는 수신부, 상기 송신기로부터 상기 간섭 제거 장치까지의 무선 채널에 대한 상태를 추정하여 채널 상태 행렬을 생성하는 채널 추정부, 상기 생성된 채널 상태 행렬을 QR 분해(QR decomposition)하여 Q행렬과 R행렬을 생성하고, 상기 생성된 Q 행렬 및 상기 수신 벡터에 기반하여 결정 통계 벡터(Decision Statistic Vector)를 생성하는 QR 분해부, 및 상기 생성된 결정 통계 벡터에 기반하여 상기 직교 부호화된 신호로부터 수신 신호를 결정하는 신호 결정부를 포함하는 것을 특징으로 하는 간섭 제거 장치를 제공한다.
직교 부호화, STBC(Space-Time Block Coding), 전송 다이버시티, Detection-
公开(公告)号：KR1020090041231A
公开(公告)日：2009-04-28
申请号：KR1020070106828
申请日：2007-10-23
Applicant: 삼성전자주식회사
IPC: G06F12/00
CPC classification number: G11C7/1042 , G06F11/1068 , G06F13/4239
Abstract: A memory system and a method thereof using an interleaving technique for using the interleaving method through the independent access operation through chip enable signal are provided to access another memory device for transfer time between a memory cell array and a page buffer. A controller(150) controls a plurality of memory devices. One or more channel(180) is connected between a plurality of the memory devices and the controller. Input/output data lines and control signal lines are commonly connected to a plurality of memory devices. Chip enable signal lines independently make a plurality of memory devices. The read command or the program instruction is decided on controller to one among a plurality of memory devices with the approval.
Abstract translation: 提供一种存储器系统及其使用通过芯片使能信号通过独立访问操作使用交织方法的交错技术的方法，以访问另一存储器件以用于存储单元阵列和页缓冲器之间的传送时间。 控制器（150）控制多个存储器件。 一个或多个通道（180）连接在多个存储器件和控制器之间。 输入/输出数据线和控制信号线通常连接到多个存储器件。 芯片使能信号线独立地形成多个存储器件。 读取命令或程序指令通过控制器决定多个存储器件中的一个，并经过批准。
-
Patent Agency Ranking
公开(公告)号：KR100892583B1
公开(公告)日：2009-04-08
申请号：KR1020070056317
申请日：2007-06-08
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/3418 , G11C16/3427
Abstract: 커플링을 고려한 메모리 셀의 데이터 프로그램 장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 메모리 셀의 데이터 프로그램 방법은 메모리 셀들의 소스 데이터들을 기초로 문턱 전압의 변화 값을 계산하는 단계, 계산된 상기 문턱 전압의 변화 값을 기초로 프로그램될 소스 데이터를 변환하는 단계 및 변환된 상기 소스 데이터를 프로그램하는 단계를 포함한다.
메모리 셀, 플래시, 프로그램-
公开(公告)号：KR100766042B1
公开(公告)日：2007-10-12
申请号：KR1020060123339
申请日：2006-12-06
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5621 , G11C7/1006 , G11C29/00 , G11C16/06 , G11C29/38
Abstract: A multi level cell memory device using concatenated coding is provided to increase the number of bits stored in one memory cell stably, by adopting a new error correction method in a multi-level cell memory. A multi level cell memory device storing data includes an MLC(Multi Level Cell) memory cell(240) and an outer encoder(210). The outer encoder generates outer encoded bit stream by encoding the data through a first encoding method. An inner encoder(220) generates inner encoded bit stream by encoding the outer encoded bit stream through a second encoding method. A signal mapping module(230) records the data in the MLC memory cell by applying a program pulse according to the inner encoded bit stream to the MLC memory cell.
Abstract translation: 提供了使用级联编码的多级单元存储器件，通过在多级单元存储器中采用新的纠错方法来稳定地增加存储在一个存储单元中的位数。 存储数据的多级单元存储器件包括MLC（多级单元）存储单元（240）和外编码器（210）。 外部编码器通过第一编码方法对数据进行编码来生成外部编码比特流。 内部编码器（220）通过第二编码方法对外部编码比特流进行编码来生成内部编码比特流。 信号映射模块（230）通过将内部编码比特流应用到MLC存储器单元的程序脉冲，将数据记录在MLC存储单元中。
-
公开(公告)号：KR101436505B1
公开(公告)日：2014-09-02
申请号：KR1020080000872
申请日：2008-01-03
Applicant: 삼성전자주식회사
CPC classification number: G06F11/141 , G06F11/1012 , G06F11/1072 , G11C11/5642 , G11C16/10 , G11C29/00
Abstract: 메모리 장치 및 ECC 디코딩 방법이 제공된다. 본 발명의 메모리 장치는 메모리 셀 어레이, 상기 메모리 셀 어레이로부터 제1 읽기 기법으로 읽은 제1 데이터를 경판정 디코딩하여 출력 데이터 및 상기 출력 데이터의 오류 정보를 생성하는 디코더, 및 상기 오류 정보에 기초하여 상기 출력 데이터의 오류 비율을 판정하고, 상기 오류 비율에 따라 연판정 디코딩을 위한 추가 읽기 명령을 상기 메모리 셀 어레이로 전송할지 여부를 결정하는 제어부를 포함하는 것을 특징으로 하며, 이를 통해 메모리 장치의 ECC 디코딩 시간을 단축할 수 있다.
Hard Decision, ECC decoder, 경판정, ECC 디코더-
公开(公告)号：KR101425958B1
公开(公告)日：2014-08-04
申请号：KR1020070090618
申请日：2007-09-06
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5642 , G11C16/3418
Abstract: 여기에는 멀티-비트 데이터를 각각 저장하는 메모리 셀들을 갖는 메모리 시스템의 읽기 방법이 제공되며, 이 읽기 방법은 선택된 메모리 셀의 인접한 메모리 셀들로부터 각각 읽혀진 데이터에 의거하여, 상기 선택된 메모리 셀로부터 읽혀진 데이터의 상태가 상기 인접한 메모리 셀들이 프로그램될 때 다른 상태로 변화되었는 지의 여부를 판별하고, 판별 결과에 따라 상기 선택된 메모리 셀로부터 읽혀진 데이터를 보정하는 것을 포함한다.
-
公开(公告)号：KR101379820B1
公开(公告)日：2014-04-01
申请号：KR1020070104657
申请日：2007-10-17
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/3418 , G11C2211/5621
Abstract: 멀티 비트 프로그래밍 장치는 제1 멀티 비트 셀 및 제2 멀티 비트 셀을 포함하는 멀티 비트 셀 어레이, 제1 데이터를 상기 제1 멀티 비트 셀에 프로그래밍하고, 제2 데이터를 상기 제2 멀티 비트 셀에 프로그래밍하는 프로그래밍부, 및 제1 검증 전압을 이용하여 상기 제1 멀티 비트 셀에 상기 제1 데이터가 프로그래밍되었는지 여부를 검증하고, 제2 검증 전압을 이용하여 상기 제2 멀티 비트 셀에 상기 제2 데이터가 프로그래밍되었는지 여부를 검증하는 검증부를 포함하는 것을 특징으로 하며, 이를 통해 멀티 비트 셀 메모리에 있어서 최적의 산포를 형성할 수 있다.
verify voltage, read voltage, 멀티 비트 프로그래밍
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.029 seconds)
