中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.028 seconds)

    반도체 소자와 그의 제조 및 동작방법
    1.
    发明公开
    반도체 소자와 그의 제조 및 동작방법 有权
    半导体器件及其制造和操作方法

    公开(公告)号：KR1020090039610A

    公开(公告)日：2009-04-22

    申请号：KR1020080097406

    申请日：2008-10-02

    Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

    Inventor： 홍승훈 ,  명성 ,  임지운 ,  이민백

    IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

    CPC classification number: H01L21/28282 ,  B82Y10/00 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

    Abstract: A semiconductor device and an operation method thereof are provided to apply different nanostructures to one element and to arrange the predetermined nano structure on a required region of a substrate accurately. A channel layer(C1) includes a first nanostructure(n1). A source and a drain are contacted with both ends of the channel layer. A first tunnel insulating layer(TL1) is equipped on the channel layer. A first charge trapping layer(CT1) is equipped on the first tunnel insulating layer. The first charge trapping layer includes a first nano structure and a second nano structure(n2). A first blocking insulating layer(BL1) is equipped on the first charge trapping layer. A first control gate is equipped on the first block insulating layer.

    Abstract translation: 提供半导体器件及其操作方法以将不同的纳米结构应用于一个元件并且将预定的纳米结构精确地布置在基板的所需区域上。 沟道层（C1）包括第一纳米结构（n1）。 源极和漏极与沟道层的两端接触。 沟道层上装有第一隧道绝缘层（TL1）。 在第一隧道绝缘层上装有第一电荷俘获层（CT1）。 第一电荷俘获层包括第一纳米结构和第二纳米结构（n2）。 在第一电荷俘获层上装有第一阻挡绝缘层（BL1）。 第一控制门装在第一块绝缘层上。

    반도체 소자와 그의 제조 및 동작방법
    4.
    发明授权
    반도체 소자와 그의 제조 및 동작방법 有权
    半导体器件及其制造和操作方法

    公开(公告)号：KR101490109B1

    公开(公告)日：2015-02-12

    申请号：KR1020080097406

    申请日：2008-10-02

    Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

    Inventor： 홍승훈 ,  명성 ,  임지운 ,  이민백

    IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

    Abstract: 반도체 소자와 그의 제조 및 동작방법에 관해 개시되어 있다. 개시된 반도체 소자는 서로 다른 나노구조체들을 포함할 수 있다. 예컨대, 상기 반도체 소자는 나노와이어(nanowire)로 형성된 제1구성요소와 나노파티클(nanoparticle)로 형성된 제2구성요소를 포함할 수 있다. 여기서, 상기 나노와이어는 양극성(ambipolar)의 탄소나노튜브(carbon nanotube)일 수 있다. 상기 제1구성요소는 채널층일 수 있고, 제2구성요소는 전하트랩층일 수 있는데, 이 경우, 상기 반도체 소자는 트랜지스터나 메모리 소자일 수 있다.

    자기조립법을 이용한 나노구조의 정렬방법 및 그 응용방법
    5.
    发明公开
    자기조립법을 이용한 나노구조의 정렬방법 및 그 응용방법 无效
    通过自组装方法的纳米结构和对准方法及其应用方法

    公开(公告)号：KR1020070112733A

    公开(公告)日：2007-11-27

    申请号：KR1020070049837

    申请日：2007-05-22

    Applicant: 재단법인서울대학교산학협력재단

    Inventor： 홍승훈 ,  강주완 ,  명성

    IPC: B82B3/00 ,  B82Y40/00

    Abstract: A method for aligning nanostructures, such as nanowires, by using a self-assemblage process is provided to allow mass production of nanowires of which surface comprises an oxide, and to realize various surface nanostructures. A method for aligning nanowires of which surface comprises an oxide comprises the steps of: patterning a molecular membrane having the opposite charge to an oxide on the surface of a solid; dipping the patterned solid into a solution in which nanowires are dissolved; allowing the nanowires to be adsorbed onto a region where the molecular membrane is not patterned; and dissolving and removing the molecular membrane. The molecular membrane comprises at least one hydrophobic molecule selected from octadecytrichlorosilane(OTS), octadecyltrimethoxysilane(OTMS) and octadecytriethoxysilane(OTE).

    Abstract translation: 提供了通过使用自组装工艺来对准纳米线的纳米结构的方法，以允许批量生产表面包含氧化物的纳米线，并实现各种表面纳米结构。 用于对准其表面包含氧化物的纳米线的方法包括以下步骤：将具有相反电荷的分子膜图案化成固体表面上的氧化物; 将图案化固体浸入其中溶解纳米线的溶液中; 允许纳米线被吸附到分子膜未图案化的区域上; 并溶解和除去分子膜。 分子膜包含至少一种选自十八烷三氯硅烷（OTS），十八烷基三甲氧基硅烷（OTMS）和十八烷基三乙氧基硅烷（OTE）的疏水性分子。

Patent Agency Ranking