公开(公告)号：WO2013032169A2

公开(公告)日：2013-03-07

申请号：PCT/KR2012/006693

申请日：2012-08-23

Applicant: 전남대학교산학협력단 ,  손동오 ,  안진우 ,  김철홍

Inventor： 손동오 ,  안진우 ,  김철홍

IPC: G06F15/80

CPC classification number: G06F9/3844 ,  G06F9/3848

Abstract: 본 발명은 3차원 멀티코어 프로세서의 분기예측기 배치방법 및 3차원 멀티코어 프로세서에 관한 것으로, 보다 구체적으로는 분기예측기를 복잡도 별로 구분하여 높은 동작온도를 갖는 프로세서 코어에는 복잡도가 낮은 분기예측기를 배치하고, 낮은 동작온도를 갖는 프로세서 코어에는 복잡도가 높은 분기예측기를 배치함으로써 분기 예측기의 정확도 하락은 최소화하면서도 저 온도로 분기예측기를 동작하게 할 수 있는 3차원 멀티코어 프로세서의 분기예측기 배치방법 및 3차원 멀티코어 프로세서에 관한 것이다.

Abstract translation: 本发明涉及一种用于布置三维多核处理器的分支预测器和三维多核处理器的方法，特别涉及一种用于布置三维多核处理器的分支预测器的方法 以及分支预测器的精度降低最小化并且分支预测器可以在低温下操作的三维多核处理器，因为分支预测器被复杂度分类，使得具有低复杂度的分支预测器被布置在 具有高工作温度的处理器核心和具有高复杂度的分支预测器被布置在具有低工作温度的处理器核心处。

公开(公告)号：WO2011081300A3

公开(公告)日：2011-07-07

申请号：PCT/KR2010/008233

申请日：2010-11-22

Applicant: 전남대학교산학협력단 ,  김철홍 ,  심성훈 ,  최홍준

Inventor： 김철홍 ,  심성훈 ,  최홍준

IPC: G06F1/32 ,  G06F12/00 ,  G06F9/30 ,  G06F9/06

Abstract: 본 발명은 프로세서 시스템에 관한 것으로, 보다 구체적으로는 분기예측기(Branch predictor)를 포함하는 프로세서 시스템에 있어서, 분기가 일어나지 않을 것으로 예측되는 명령어들을 하나의 세트로 하여 복수 개의 명령어 세트를 저장하는 저전력 트레이스 캐쉬 및 다음에 실행될 명령어 세트를 예측하여 하나의 명령어 세트가 인출되는 동안 프로세서 코어에서 분기예측기 및 주 명령어 캐쉬로의 접근을 차단하는 명령어 세트 예측기를 구비하여 상기 분기예측기의 동작에 의해 소비되는 전력을 절감할 수 있는 프로세서 시스템에 관한 것이다.

公开(公告)号：KR101946476B1

公开(公告)日：2019-05-20

申请号：KR1020170151765

申请日：2017-11-14

Applicant: 전남대학교산학협력단

Inventor： 김철홍 ,  두콩튜안 ,  김광복

IPC: G06F12/0811

公开(公告)号：KR101940523B1

公开(公告)日：2019-01-21

申请号：KR1020180050278

申请日：2018-04-30

Applicant: 전남대학교산학협력단

Inventor： 김철홍 ,  김광복 ,  두콩튜안

IPC: G06F9/38

公开(公告)号：KR1020140081206A

公开(公告)日：2014-07-01

申请号：KR1020120150725

申请日：2012-12-21

Applicant: 전남대학교산학협력단

Inventor： 최홍준 ,  손동오 ,  이칠우 ,  김철홍

IPC: G06F9/06 ,  G06F9/38 ,  G06F9/50

CPC classification number: G06F9/06 ,  G06F9/38 ,  G06F9/50

Abstract: The present invention relates to a computer system. The purpose of the present invention is to increase the utilization of computing resources in the computer system and to improve the performance of the computer system by reducing time required to execute threads. The present invention provides the computer system including a warp scheduler which selects warps ready to be executed and draws a combined warp by combining the selected warps, and computing devices which perform calculation on the threads of the combined warp. According to the present invention, the utilization of the computing resources in the computer system can be increased.

Abstract translation: 本发明涉及一种计算机系统。 本发明的目的是增加计算机系统中的计算资源的利用率，并且通过减少执行线程所需的时间来提高计算机系统的性能。 本发明提供了一种计算机系统，其包括经线调度器，其选择准备执行的经线，并通过组合所选择的经线绘制组合的翘曲，以及对组合翘曲的线程执行计算的计算设备。 根据本发明，可以增加计算机系统中的计算资源的利用。

公开(公告)号：KR1020140006351A

公开(公告)日：2014-01-16

申请号：KR1020120072790

申请日：2012-07-04

Applicant: 전남대학교산학협력단

Inventor： 최홍준 ,  손동오 ,  강승구 ,  김철홍

IPC: G06F9/46

CPC classification number: G06F9/5038

Abstract: The present invention relates to a task distributing method of a heterogeneous multi core processor system distributing tasks and a heterogeneous multi core process system using a method thereof. More particularly, the present invention relates to the task distributing method of the heterogeneous multi core processor system distributing the tasks by using estimated execution time information and the heterogeneous multi core process system using the method thereof capable of enhancing task processing performance and energy efficiency by distributing the tasks by using the estimated execution time information as a result of adding remaining execution time of the task being currently executed by each processor and the estimated execution time of a task to be distributed.

Abstract translation: 本发明涉及使用其方法的异构多核处理器系统分配任务的任务分发方法和异构多核处理系统。 更具体地说，本发明涉及通过使用估计的执行时间信息来分配任务的异构多核心处理器系统的任务分配方法和使用其能够通过分发来增强任务处理性能和能量效率的方法的异构多核处理系统 通过使用估计执行时间信息作为每个处理器当前执行的任务的剩余执行时间和要分发的任务的估计执行时间的结果来执行任务。

公开(公告)号：KR1020110075638A

公开(公告)日：2011-07-06

申请号：KR1020090132139

申请日：2009-12-28

Applicant: 전남대학교산학협력단

Inventor： 김철홍 ,  심성훈 ,  최홍준

IPC: G06F1/32 ,  G06F12/00 ,  G06F9/30 ,  G06F9/06

CPC classification number: G06F9/3844 ,  G06F9/3806 ,  G06F9/3808

Abstract: PURPOSE: A processor system including a low power trace cache and an upcoming instruction set predictor is provided to minimize power consumption which is used in an instruction fetch by using a low power trace cache. CONSTITUTION: A low power trace cache(150) stores an instruction set constituting instruction from a processor core(110) as one instruction set. If an instruction which requested by the processor core is a first distribution instruction and a branch predictor(120) determines the distribution, an instruction set predictor(130) stores the branch execution counter value. If the branch predictor determines a non-branch, the instruction set predictor stores the branch non-execution counter value.

Abstract translation: 目的：提供包括低功率跟踪高速缓存和即将到来的指令集预测器的处理器系统，以最小化通过使用低功率跟踪高速缓存的指令获取中所使用的功耗。 构成：低功率跟踪缓存（150）将构成来自处理器核心（110）的指令的指令集存储为一个指令集。 如果由处理器核心请求的指令是第一分发指令，并且分支预测器（120）确定分布，则指令集预测器（130）存储分支执行计数器值。 如果分支预测器确定非分支，则指令集预测器存储分支非执行计数器值。

公开(公告)号：KR101969435B1

公开(公告)日：2019-04-16

申请号：KR1020170151774

申请日：2017-11-14

Applicant: 전남대학교산학협력단

Inventor： 김철홍 ,  두콩튜안 ,  최용

IPC: G06F12/0811

公开(公告)号：KR101602150B1

公开(公告)日：2016-03-10

申请号：KR1020140155420

申请日：2014-11-10

Applicant: 전남대학교산학협력단

Inventor： 최홍준 ,  손동오 ,  김철홍

IPC: G06F12/06

CPC classification number: G06F12/06

Abstract: 본발명은메모리장치, 컴퓨팅시스템, 데이터인출방법및 데이터인출프로그램에관한것으로, 보다구체적으로는공간지역성인지선인출기법을이용하여라스트레벨캐쉬의데이터히트율을증가시킴으로써, 메인메모리로평균접근지연시간을줄여시스템의성능을향상시킬수 있는공간지역성인지선인출기법을이용하는메모리장치, 그메모리장치를포함하는컴퓨팅시스템, 데이터인출방법및 데이터인출프로그램에관한것이다.

Abstract translation: 本发明涉及存储器件，计算系统，数据获取方法和数据获取程序。 更具体地，使用空间局部感知预取技术的存储设备，包括存储设备的计算系统，数据获取方法和数据获取程序通过使用空间位置感知来增加最后一级高速缓存的数据命中率 预取技术，以通过减少主存储器的平均访问延迟时间来提高系统的性能。 所述存储装置包括：最后一级高速缓存单元，其在请求所述数据时向所述核心和高速缓存提取数据; 以及当所请求的数据不存在于最后一级高速缓存单元时，将所请求的数据提取给核心和最后一级高速缓存单元的主存储器。

公开(公告)号：KR1020130024279A

公开(公告)日：2013-03-08

申请号：KR1020110087625

申请日：2011-08-31

Applicant: 전남대학교산학협력단

Inventor： 손동오 ,  안진우 ,  김철홍

IPC: G06F15/80

CPC classification number: G06F9/3844 ,  G06F9/3848

Abstract: PURPOSE: A three-dimensional multicore processor and a branch predictor arrangement method thereof are provided to improve the accuracy of branch prediction by arranging a branch predictor including high complexity at a process core including low operation temperatures. CONSTITUTION: A branch predictor replacement level is generated by classifying branch predictors according to complexity(S1000). The branch predictor temperature of the processor cores is divided in each section, and a branch predictor replacement table corresponding to the section temperature and the replacement level is generated(S2000). When the processor core in which the operation temperature is over a critical temperature, the branch predictor replacement level corresponding to the operation temperature is searched. When the complexity of the searched branch predictor replacement level is lower than the complexity of the branch predictor replacement level in a target processor core, the branch predictor of the target processor core is replaced to the branch predictor of the branch predictor replacement level(S6000). [Reference numerals] (AA) Start; (BB) End; (S1000) Generating a branch predictor replacement level; (S2000) Generating a branch predictor replacement table; (S3000) Measuring the operation temperature; (S4000) Operation temperature is over a critical temperature?; (S5000) Complexity of a branch predictor replacement level in a target processor core is greater than the complexity of the branch predictor replacement level; (S6000) Replacing a branch predictor

Abstract translation: 目的：提供三维多核处理器及其分支预测器布置方法，通过在包括低操作温度的处理核心处布置包括高复杂度的分支预测器来提高分支预测的精度。 构成：根据复杂度对分支预测变量进行分类，生成分支预测变量级别（S1000）。 每个部分分配处理器核心的分支预测器温度，并生成与分段温度和替换级别相对应的分支预测器替换表（S2000）。 当操作温度超过临界温度的处理器核心时，搜索与操作温度对应的分支预测器更换水平。 当搜索到的分支预测器替换级别的复杂度低于目标处理器核心中的分支预测器替换级别的复杂度时，目标处理器核心的分支预测器被替换为分支预测器替换级别的分支预测器（S6000） 。 （附图标记）（AA）开始; （BB）结束; （S1000）生成分支预测变量级别; （S2000）生成分支预测变量表; （S3000）测量操作温度; （S4000）工作温度超过临界温度 （S5000）目标处理器内核中分支预测器替换级别的复杂度大于分支预测器替换级别的复杂度; （S6000）替换分支预测器