주파수 오차 보상 루프를 이용한 직교 위상 이완 발진기

    公开(公告)号:WO2018110871A1

    公开(公告)日:2018-06-21

    申请号:PCT/KR2017/013867

    申请日:2017-11-30

    Inventor: 심재윤 구자현

    Abstract: 본 발명은 직교 위상 이완 발진기의 주파수 오차를 보상하는 기술에 관한 것이다. 이러한 본 발명은 공정, 전압 및 온도의 변화에 덜 민감한 저항과 커패시터를 이용하여 원하는 주파수의 신호를 생성하고, 반도체 공정의 특성상 회로의 미스매치에 따라 발생하는 설계와의 오차를 피드백 루프를 통해 보상하여 원하는 주파수의 신호를 생성하고 노이즈를 제거하는 것을 특징으로 한다.

    주입 고정식 디지털 주파수 신시사이저 회로
    4.
    发明申请
    주입 고정식 디지털 주파수 신시사이저 회로 审中-公开
    注射锁定数字频率合成器电路

    公开(公告)号:WO2015030386A1

    公开(公告)日:2015-03-05

    申请号:PCT/KR2014/007316

    申请日:2014-08-07

    Inventor: 심재윤 홍승환

    Abstract: 본 발명은 주파수 신시사이저 회로를 주파수 신시사이저 회로부와 주입 고정식 위상고정루프 회로부로 분리하여 구현하고, 이들을 통해 주파수 신시사이저 고정동작과 주입 고정동작을 순차적으로 수행하여 빠른 주파수 및 위상 고정을 구현할 수 있도록 한 기술에 관한 것이다.. 이러한 본 발명은, 외부로부터 공급되는 제1기준클럭신호와 소수점정보에 따른 주파수 및 위상 고정 동작을 수행하여 그에 따른 리셋신호와 제2기준클럭신호를 출력하는 주파수 신시사이저; 및 상기 주파수 신시사이저가 주파수 고정될 때 입력되는 상기 리셋신호에 의해 리셋되어 주파수 고정 동작을 시작한 후, 상기 제2기준클럭신호를 기준 클럭으로 입력하여 목표로 하는 정수배의 주파수로 체배하여 그에 따른 출력클럭신호를 출력하는 주입 고정식 위상고정 루프;를 포함하는 것을 특징으로 한다.

    Abstract translation: 本发明涉及一种能够实现分为频率合成器电路部分和注入锁定环路电路部分的频率合成器电路的技术,从而顺序执行频率合成器锁定操作和注入锁定操作以实现快速频率 和相锁。 本发明包括:频率合成器,用于根据分数信息和从外部提供的第一参考时钟信号进行频率和相位锁定操作,从而输出复位信号和第二参考时钟信号; 以及注入锁定的锁相环,其将第二参考时钟信号作为参考时钟输入,并将第二参考时钟信号乘以频率的目标积分倍数,从而在频率合成器被复位复位之后输出输出时钟信号 当频率合成器的频率被锁定时输入的信号,并且启动频率锁定操作。

    직접 디지털 주파수 합성기를 이용한 위상 고정루프

    公开(公告)号:WO2018124506A1

    公开(公告)日:2018-07-05

    申请号:PCT/KR2017/013868

    申请日:2017-11-30

    Inventor: 심재윤 조화숙

    Abstract: 본 발명은, 본 발명은, 클럭 동기 시스템에서 정확한 클럭 주파수를 만들어 내는 위상고정루프(PLL)의 설계 기술에 관한 발명이다. 이러한 본 발명은, 하드웨어 기술 언어(HDL) 기반의 새로운 구조를 제안하여 주파수 합성기의 칩 면적이 줄어들고 넓은 주파수 동작 범위가 확보되도록 하였다. 또한, 하드웨어 기술 언어 만을 사용하여 주파수 합성기 전체 회로가 합성 가능(all-synthesizable)해지고, 툴을 통한 자동 레이아웃(auto P&R)이 가능해져 설계자의 디자인 설계 비용(design cost)이 감소되는 효과가 있다.

    전력 전달 효율이 향상된 마이크로파 플라즈마 발생기

    公开(公告)号:WO2019066431A1

    公开(公告)日:2019-04-04

    申请号:PCT/KR2018/011313

    申请日:2018-09-21

    Inventor: 심재윤 권순구

    CPC classification number: H01J37/32211

    Abstract: 본 발명은 마이크로파 플라즈마 발생기의 동축케이블의 일단부에서 발생되는 플라즈마에 의한 임피던스 부정합을, 동축케이블의 반대편 일단부에서 외부도체와 내부도체를 전기적으로 연결하는 연결도체의 구조를 변형하여 보상함으로써 마이크로파 전력 공급 장치에서 마이크로파 플라즈마 발생기로 전달되는 전력의 효율을 극대화할 수 있는 전력 전달 효율이 향상된 마이크로파 플라즈마 발생기에 관한 것이다.

    아날로그 디지털 변환기의 시간영역 전압 비교기
    7.
    发明申请
    아날로그 디지털 변환기의 시간영역 전압 비교기 审中-公开
    模拟数字转换器的时域电压比较器

    公开(公告)号:WO2011037292A1

    公开(公告)日:2011-03-31

    申请号:PCT/KR2009/005718

    申请日:2009-10-07

    Inventor: 이선규 심재윤

    CPC classification number: H03M1/50 H03M1/0682

    Abstract: 본 발명은 아날로그 디지털 변환기에 관한 것으로서 더욱 상세하게는 전압차이를 시간차이로 변환하는 아날로그 디지털 변환기의 시간영역 전압 비교기에 관한 것이다. 이를 위해 본 발명은 아날로그-디지털 변환기에 사용되는 전압 비교기에 있어서, 적어도 하나 이상의 시간 지연 단이 직렬로 접속되어 전압을 시간 정보로 변환하는 제1 전압-시간 변환기와, 적어도 하나 이상의 시간 지연 단이 직렬로 접속되어 전압을 시간 정보로 변환하는 제2 전압-시간 변환기 및, 상기 제1 전압-시간 변환기와 제2 전압-시간 변환기에서 출력되는 시간의 차이를 판별하는 위상 비교기를 포함하여 구성된다.

    Abstract translation: 本发明涉及一种模拟数字转换器,更具体地说,涉及将电压差转换成时差的模数转换器的时域电压比较器。 因此,本发明提供了一种用于模拟 - 数字转换器的电压比较器,该电压比较器包括:第一电压 - 时间转换器,其中至少一个延时线串联连接,从而将电压转换成时间信息; 第二电压 - 时间转换器,其中至少一个时间延迟线串联连接,由此将电压转换成时间信息; 以及相位比较器,其区分从第一电压 - 时间转换器输出的时间与第二电压 - 时间转换器之间的差。

    기준 전압을 생성하기 위한 전자 회로

    公开(公告)号:KR102204130B1

    公开(公告)日:2021-01-18

    申请号:KR1020190068501

    申请日:2019-06-11

    Inventor: 심재윤 지영우

    Abstract: 본발명은제 1 트랜지스터, 제 2 트랜지스터, 및제 3 트랜지스터를포함한다. 제 1 트랜지스터는, 제 1 채널폭 및제 1 채널길이를갖고, 제 1 동작전압에기초하여동작전류를통과시킴으로써제 1 전위차를생성한다. 제 2 트랜지스터는, 제 2 채널폭 및제 2 채널길이를갖고, 동작전류에기초하여제 2 전위차를생성한다. 제 3 트랜지스터는, 제 2 동작전압및 동작전류에기초하여제 3 전위차를생성한다. 제 1 동작전압의레벨과제 1 전위차의레벨의합은, 제 2 동작전압의레벨, 제 2 전위차의레벨, 및제 3 전위차의레벨의합에대응한다. 제 1 채널폭이제 2 채널폭보다크거나, 제 1 채널길이가제 2 채널길이보다길다.

    기준 전압을 생성하기 위한 전자 회로

    公开(公告)号:KR1020200141677A

    公开(公告)日:2020-12-21

    申请号:KR1020190068501

    申请日:2019-06-11

    Inventor: 심재윤 지영우

    Abstract: 본발명은제 1 트랜지스터, 제 2 트랜지스터, 및제 3 트랜지스터를포함한다. 제 1 트랜지스터는, 제 1 채널폭 및제 1 채널길이를갖고, 제 1 동작전압에기초하여동작전류를통과시킴으로써제 1 전위차를생성한다. 제 2 트랜지스터는, 제 2 채널폭 및제 2 채널길이를갖고, 동작전류에기초하여제 2 전위차를생성한다. 제 3 트랜지스터는, 제 2 동작전압및 동작전류에기초하여제 3 전위차를생성한다. 제 1 동작전압의레벨과제 1 전위차의레벨의합은, 제 2 동작전압의레벨, 제 2 전위차의레벨, 및제 3 전위차의레벨의합에대응한다. 제 1 채널폭이제 2 채널폭보다크거나, 제 1 채널길이가제 2 채널길이보다길다.

Patent Agency Ranking