-
公开(公告)号：KR100135029B1
公开(公告)日：1998-04-20
申请号：KR1019940027479
申请日：1994-10-26
Applicant: 한국전자통신연구원
IPC: H01L27/08
CPC classification number: H01L29/1037 , H01L29/4232 , H01L29/42368 , H01L29/4238 , H01L29/66621 , H01L29/7831 , H01L29/7838
Abstract: 집적회로의 집적도가 증가함에 따라 채널의 길이가 짧아지는 금속 산화물 반도체 소자에서 발생하는 문제점인 짧은 채널효과, 소스와 드레인의 저항증가, 금속배선에 의한 접합파괴 및 일렉트로 마이그레이션 등에 의한 소자의 신뢰성 저하를 방지하기 위한 것으로서, 게이트 전극과 소스 및 드레인 사이에 홈형태의 또다른 게이트 전극을 형성하여 이 홈의 깊이만큼의 소스 및 드레인의 접합깊이를 확보함으로써 이와 같은 문제점들을 극복한다.
이러한 홈구조의 게이트 전극 아래에 소정 농도의 불순물을 주입하면, 이 불순물의 농도를 조절함으로써 문턱전압이나 누설전류와 같은 전기적 특성을 조절하는 것이 가능해 진다.-
-
公开(公告)号：KR1019960026751A
公开(公告)日：1996-07-22
申请号：KR1019940032826
申请日：1994-12-05
Applicant: 한국전자통신연구원
IPC: H01L27/08
Abstract: 본 발명에서는, 규소류 전극, 금속 또는 이종 금속 전극 간의 배선 공정에서 콘택 홀 형성 공정을 수행하지 않고 소자의 전기적 콘택을 자동정렬하여 형성하는 방법이 제시된다.
이로써, 콘택 형성 공정 및 이후의 후속 공정들에 있어서의 여유도를 증가시켜 생산 수율 향상 및 이에 따른 공정 단가의 저하를 꾀할 수 있게 된다.-
公开(公告)号：KR1019960019704A
公开(公告)日：1996-06-17
申请号：KR1019940028801
申请日：1994-11-03
Applicant: 한국전자통신연구원
IPC: H01L27/08
Abstract: 금속 산화물 반도체 소자의 채널길이가 짧아지면서 생기는 문제점인 소위 단채널 효과를 개선하기 위한 자기 정렬된 홈구조의 채널을 갖은 LDD형 MOS 소자가 제공이 되는데, 게이트 전극이 소스 및 드레인 영역과 접하는 부분에 자기정렬법으로 홈구조의 제2게이트 전극을 형성함으로써 소스 및 드레인에 의한 전기장이 교차하는 면적을 줄여서 단채널 효과를 극복한다.
이러한 구조에서는 유효채널의 길이가 감소하지도 아니하고 홈의 깊이 만큼의 소스 및 드레인 접합깊이를 확보하기 때문에 얕은 접합의 소스 및 두레인 영역을 형성할 필요도 없다.-
公开(公告)号：KR1019960015942A
公开(公告)日：1996-05-22
申请号：KR1019940026395
申请日：1994-10-14
Applicant: 한국전자통신연구원
IPC: H01L29/30
Abstract: 본 발명은 초고주파 회로(MMIC) 기판의 제조방법에 관한 것으로서, 특히 다공질 실리콘(Porous Silicon Layer) 또는 산화 다공질 실리콘층(Oxidized PSL)을 이용하여 제작단가가 저렴하면서도 절연특성이 우수한 MMlC 기판을 제조할 수 있는 방법에 관한 것이다.
소정의 실리콘 기판에 소정 도전형의 불순물을 주입하여 활성영역을 형성한 후, 활성영역의 적보호를 위하여 활성영역 상부에 보호막을 형성하는 단계; 상기 활성영역을 구비한 실리콘 기판을 불산(HF)의 수용액에서 양극반응시켜 상기 활성영역이 완전 고립되고 충분히 전기적 절연이 확보될 수 있을 정도의 두께를 갖는 다공질 실리콘층(Porous Silicon Layer)을 형성하는 단계; 상기 보호막 제거한 후 상기 다공질 실리콘층의 전면에 절연충을 형성하고, 절연층 상부에 비활성 소자 및 전송선을 형성하는 단계; 및 상기 다공질 실리콘층으로 변형되지 않은 실리콘 기판을 제거한 후, 다공질 실리콘층의 후면에 전극을 형성하는 단계로 구성된다.-
Patent Agency Ranking
公开(公告)号：KR100221552B1
公开(公告)日：1999-09-15
申请号：KR1019960064202
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명의 고전압 전력소자는 충간 절연막을 게이트측에서 드레인영역측으로 경사지게 형성하고, 이 충간 절연막상에 그의 일측이 게이트와 중첩(coverlap)되며, 타측이 드레인영역(33)과 접속되는 V-자형 구조를 가지는 드레인 금속 전계판을 형성한 구성을 가지고 있다.
이러한 드레인 급속 전계판을 추가로 형성한 본 발명의 전력소자는 드레인 전압이 증가할수록 금속 전계판에 가해지는 전압이 증가하고 이에 의한 수직 전계(vertical electric field)에 의해 수평전계가 감소하게 된다.
따라서, 드레인으로부터 거리에 반비례하여 수직전계를 가해줌으로사 핀치저항을 드레인 부근에 만들고, 드레인 전압이 낮은 경우 핀치저항이 발생하지 않으므로 저항 특성이 개선되어 드레인 전압이 증가할수록 드레인으로부터 핀치저항이 증가하는 특성을 가지고 있어 고 전압에 사용이 가능하다.-
公开(公告)号：KR100221543B1
公开(公告)日：1999-09-15
申请号：KR1019940026395
申请日：1994-10-14
Applicant: 한국전자통신연구원
IPC: H01L29/30
Abstract: 본 발명은 초고주파 회로(MMIC) 기판의 제조방법에 관한 것으로서, 특히 다공질 실리콘(Porous Silicon Layer) 또는 산화 다공질 실리콘층(Oxidized PSL)을 이용하여 제작단가가 저렴하면서도 절연특성이 우수한 MMIC 기판을 제조할 수 있는 방법에 관한 것이다.
소정의 실리콘 기판에 소정 도전형의 불순물을 주입하여 활성영역을 형성한 후, 활성영역의 표면보호를 위하여 활성영역 상부에 보호막을 형성하는 단계; 상기 활성영역을 구비한 실리콘 기판을 불산(HF)의 수용액에서 양극반응시켜 상기 활성영역이 완전 고립되고 충분한 전기적 절연이 확보될 수 있을 정도의 두께를 갖는 다공질 실리콘층(Porous Silicon Layer)을 형성하는 단계; 상기 보호막 제거한 후 상기 다공질 실리콘층의 전면에 절연층을 형성하고, 절연층 상부에 비활성 소자 및 전송선을 형성하는 단계; 및 상기 다공질 실리콘층으로 변형되지 않은 실리콘 기판을 제거한 후, 다공질 실리콘층의 후면에 전극을 형성하는 단계로 구성된다.
-
-
-
-
-
-
Search Results
18
records
(took 0.016 seconds)
