公开(公告)号：KR100639971B1

公开(公告)日：2006-11-01

申请号：KR1020040108155

申请日：2004-12-17

Applicant: 한국전자통신연구원

Inventor： 안창근 ,  조원주 ,  임기주 ,  양종헌 ,  백인복 ,  이성재 ,  백성권

IPC: H01L29/78

CPC classification number: H01L29/66772 ,  H01L29/66636 ,  H01L29/78618

Abstract: 본 발명의 초박막의 에스오아이 모스 트랜지스터(SOI MOSFET)는, 반도체기판과, 반도체기판 위에서 중앙부를 제외한 나머지 부분이 리세스된 매몰절연막과, 리세스된 매몰절연막 위에 배치되는 초박막의 단결정실리콘막패턴과, 초박막의 단결정실리콘막패턴 위에서 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되어 구성되는 게이트스택과, 게이트스택 측벽에 배치되는 게이트스페이서막과, 그리고 리세스된 매몰절연막 위에 배치되어 초박막의 단결정실리콘막의 하부면 중에서 리세스된 매몰절연막의 중앙부와 중첩되지 않는 하부면과 중첩되는 리세스된 소스/드레인영역을 구비한다.

公开(公告)号：KR1020060069064A

公开(公告)日：2006-06-21

申请号：KR1020040108155

申请日：2004-12-17

Applicant: 한국전자통신연구원

Inventor： 안창근 ,  조원주 ,  임기주 ,  양종헌 ,  백인복 ,  이성재 ,  백성권

IPC: H01L29/78

CPC classification number: H01L29/66772 ,  H01L29/66636 ,  H01L29/78618 ,  H01L29/7824

Abstract: 본 발명의 초박막의 에스오아이 모스 트랜지스터(SOI MOSFET)는, 반도체기판과, 반도체기판 위에서 중앙부를 제외한 나머지 부분이 리세스된 매몰절연막과, 리세스된 매몰절연막 위에 배치되는 초박막의 단결정실리콘막패턴과, 초박막의 단결정실리콘막패턴 위에서 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되어 구성되는 게이트스택과, 게이트스택 측벽에 배치되는 게이트스페이서막과, 그리고 리세스된 매몰절연막 위에 배치되어 초박막의 단결정실리콘막의 하부면 중에서 리세스된 매몰절연막의 중앙부와 중첩되지 않는 하부면과 중첩되는 리세스된 소스/드레인영역을 구비한다.