中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

42 records (took 0.019 seconds)

    Verfahren und Speichercontroller zur Bestimmung einer Zugriffscharakteristik einer Datenentität
    2.
    发明专利
    Verfahren und Speichercontroller zur Bestimmung einer Zugriffscharakteristik einer Datenentität 未知

    公开(公告)号：DE102012212183B4

    公开(公告)日：2017-10-05

    申请号：DE102012212183

    申请日：2012-07-12

    Applicant: IBM

    Inventor： HU XIAO-YU ,  KOLTSIDAS IOANNIS ,  PLETKA ROMAN ,  HAAS ROBERT

    IPC: G11C7/00 ,  G06F11/30 ,  G06F12/08 ,  G06F12/12 ,  G06F17/30 ,  G11C16/00

    Abstract: Verfahren zur Bestimmung einer Charakteristik einer Datenentität, wobei diese Charakteristik auf einer Zugriffshäufigkeit auf diese Datenentität in einem Speichersystem beruht, umfassend das – Bereitstehen eines zählenden Bloomfilters (CBF), um während eines Zeitintervalls betrieben zu werden, wobei das zählende Bloomfilter (CBF) eine Gruppe (S1) von Zählern (C) umfasst, – Bereitstellen einer Datenstruktur, umfassend eine Gruppe von Elementen, wobei jedes Element der Gruppe von Elementen einem Zähler der Gruppe von Zählern zugeordnet ist, – Bestimmen der Charakteristik dieser Datenentität abhängig von einem Wert mindestens eines Elements der Gruppe von Elementen, – wobei für jedes Einzelzeitintervall, in welchem das zählende Bloomfilter betrieben wird, – die Zähler der Gruppe von Zählern am Anfang des Einzelzeitintervalls auf Null gesetzt werden, – ein Wert mindestens eines Zählers (C) jedes Mal, wenn während des Einzelzeitintervalls auf die Datenentität zugegriffen wird, erhöht wird, – Bestimmen der Charakteristik der Datenentität durch Gewichten des zugeordneten Zählerwertes (C) nach dem Einzelzeitiintervall (j) und Addieren des gewichteten Wertes (Ci) zu Beginn des Einzelzeitintervalls (j) anhand der folgenden Regel ci = αci + (1 –α)cj i – wobei α ein Gewichtungsfaktor ist, der auf 0,75 bis 0,95 gesetzt ist.

    Intra-block memory wear leveling
    4.
    发明专利
    Intra-block memory wear leveling 未知

    公开(公告)号：GB2509478A

    公开(公告)日：2014-07-09

    申请号：GB201205097

    申请日：2010-11-29

    Applicant: IBM

    Inventor： ANTONAKOPOULOS THEODORE A ,  CIDECIYAN ROY DARON ,  HU XIAO-YU ,  ILIADIS ILIAS ,  PLETKA ROMAN A

    IPC: G06F12/02 ,  G06F3/06

    Abstract: A method for intra-block wear leveling within solid-state memory subjected to wear, having a plurality of memory cells includes the step of writing to at least certain ones of the plurality of memory cells, in a non-uniform manner, such as to balance the wear of the at least certain ones of the plurality of memory cells within the solid-state memory, at intra-block level. For example, if a behavior of at least some of the plurality of memory cells is not characterized, then the method may comprise characterizing a behavior of at least some of the plurality of memory cells and writing to at least certain ones of the plurality of memory cells, based on the characterized behavior, and in a non- uniform manner.

    Datenverwaltung in Festkörperspeichersystemen
    5.
    发明专利
    Datenverwaltung in Festkörperspeichersystemen 未知

    公开(公告)号：DE112010004863T5

    公开(公告)日：2012-12-06

    申请号：DE112010004863

    申请日：2010-12-16

    Applicant: IBM

    Inventor： CIDECIYAN ROY ,  ELEFTHERIOU EVANGELOS S ,  HAAS ROBERT ,  HU XIAO-YU ,  ILIADIS ILIAS ,  MITTELHOLZER THOMAS

    IPC: G06F11/10

    Abstract: Verfahren und Vorrichtungen zum Steuern von Datenverwaltungsoperationen wie unter anderem der Speicherung von Daten in einem Festkörperspeicher (6) eines Festkörper-Speichersystems (5) werden bereitgestellt. Eingabedaten werden in aufeinanderfolgenden Gruppen von Datenschreiborten im Festkörperspeicher (6) gespeichert. Jede Gruppe umfasst eine Menge von Schreiborten in jeder einer Vielzahl logischer Unterteilungen des Festkörperspeichers (6). Die in jeder Gruppe zu speichernden Eingabedaten werden gemäß einem ersten und einem zweiten linearen Fehlerkorrekturcode codiert. Die Codierung wird durchgeführt, indem aus den in jeder Gruppe zu speichernden Eingabedaten ein logisches Feld von Zeilen und Spalten mit Datensymbolen aufgebaut wird. Die Zeilen und Spalten werden gemäß dem ersten bzw. zweiten linearen Fehlerkorrekturcode codiert und ergeben ein codiertes Feld, in dem alle Zeilen den jeweiligen ersten Codewörtern entsprechen und in dem Spalten den jeweiligen zweiten Codewörtern entsprechen. Die Codier- und Speicheroperation wird so durchgeführt, dass in jeder der Gruppen die codierten Eingabedaten eine Vielzahl erster Codewörter in jeder einer Vielzahl der logischen Unterteilungen umfassen und jede logische Unterteilung einen Abschnitt jedes der zweiten Codewörter für diese Gruppe enthält.

    Flash-Speicher-Steuereinheit
    6.
    发明专利
    Flash-Speicher-Steuereinheit 未知

    公开(公告)号：DE112010003762B4

    公开(公告)日：2012-12-06

    申请号：DE112010003762

    申请日：2010-12-09

    Applicant: IBM

    Inventor： ELEFTHERIOU EVANGELOS S ,  HAAS ROBERT ,  HU XIAO-YU

    IPC: G06F13/16

    Abstract: Eine Flash-Speicher-Steuereinheit ist über eine erste Flash-Speicher-Schnittstelle mit einer ersten Flash-Speicher-Baugruppe und über die erste Flash-Speicher-Schnittstelle mit einer zweiten Flash-Speicher-Baugruppe verbunden. Die Flash-Speicher-Steuereinheit ist so ausgelegt, dass sie eine erste sich auf die erste Flash-Speicher-Baugruppe beziehende Anweisung empfängt und in Abhängigkeit von der ersten Anweisung einen ersten Prozess ausführt. Die Flash-Speicher-Steuereinheit ist ferner so ausgelegt, dass sie eine zweite sich auf die zweite Flash-Speicher-Baugruppe beziehende Anweisung empfängt und in Abhängigkeit von der zweiten Anweisung einen zweiten Prozess ausführt. Die Flash-Speicher-Steuereinheit ist ferner so eingerichtet, dass sie den ersten Prozess in mindestens zwei erste Teilschritte aufteilt und den zweiten Prozess in mindestens zwei zweite Teilschritte aufteilt. Die Flash-Speicher-Steuereinheit ist ferner so eingerichtet, dass sie die ersten und zweiten Teilschritte ausführt und die Ausführung von ersten und zweiten Teilschritten verschachtelt.

    Einfügen eines Flash-Zwischenspeichers in große Speichersysteme
    7.
    发明专利
    Einfügen eines Flash-Zwischenspeichers in große Speichersysteme 未知

    公开(公告)号：DE112011100564B4

    公开(公告)日：2021-08-26

    申请号：DE112011100564

    申请日：2011-01-07

    Applicant: IBM

    Inventor： PLETKA ROMAN ,  ELEFTHERIOU EVANGELOS ,  HAAS ROBERT ,  HU XIAO-YU ,  HSU YU-CHENG ,  GUPTA LOKESH MOHAN ,  HYDE II JOSEPH SMITH ,  BEN-HASE MICHAEL THOMAS ,  SANCHEZ ALFRED EMILIO ,  ASH KEVIN JOHN

    IPC: G06F12/08

    Abstract: Vorrichtung für das Einfügen eines Flash-basierten Caches in ein Speichersystem (200), wobei die Vorrichtung Folgendes umfasst:ein Eingabe-/Ausgabe(E/A)-Gehäuse (202a-n) mit einer Vielzahl von Steckplätzen für die Aufnahme von Hostadapters (208a-n) und Einheitenadapters (210a-n);einen Hostadapter, der in einem ersten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Hostadapter in einem Innenraum des E/A-Gehäuses befindet, wobei der Hostadapter konfiguriert ist, um einen Host (204a-n) mit dem E/A-Gehäuse zu verbinden;einen Einheitenadapter (210a-n), der in einem zweiten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Einheitenadapter in dem Innenraum des E/A-Gehäuses befindet, wobei der Einheitenadapter konfiguriert ist, um eine Speichereinheit (206a-n) mit dem E/A-Gehäuse zu verbinden;eine Flash-basierte Caching-Einheit („Flash-Cache“) (220an), die in einem dritten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Flash-Cache in dem Innenraum des E/A-Gehäuses befindet, wobei der Flash-Cache einen Flash-basierten Speicher umfasst, der so konfiguriert ist, dass er Daten zwischenspeichert, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der Flash-Cache in Bereiche unterteilt ist, die umfassen: einen Lese-Cachebereich (304), der Daten zwischenspeichert, die Lese-Datenanforderungen zugehörig sind, einen Schreib-Cachebereich (302), der Daten zwischenspeichert, die Schreib-Datenanforderungen zugehörig sind, einen Zusatz-Lese-Cachebereich (306), der einen Cache mit Daten verwaltet, die bereits in eine Speichereinheit ausgelagert wurden, so dass die Daten aus dem Zusatz-Lese-Cachebereich abgerufen werden können, und einen Speicherbereich (308) für das Speichern von Daten, die nicht in eine Speichereinheit ausgelagert wurden, so dass die Daten aus dem Speicherbereich abgerufen werden;einen primären Prozessorkomplex (214a) außerhalb des E/A-Gehäuses, der Datenanforderungen verwaltet, welche durch das E/A-Gehäuse verarbeitet werden, wobei der primäre Prozessorkomplex mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um die Datenanforderungen zu verwalten, wobei der primäre Prozessorkomplex einen ersten DRAM-Cache (Dynamic Random Access Memory, dynamischer Arbeitsspeicher) (216a) für das vorübergehende Zwischenspeichern von Daten umfasst, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der primäre Prozessorkomplex so konfiguriert ist, dass er Daten, die in dem ersten DRAM-Cache zwischengespeichert sind, in den Flash-Cache auslagert;einen sekundären Prozessorkomplex (214b) außerhalb des E/A-Gehäuses, der als eine sekundäre Verwaltungseinheit für Datenanforderungen dient, welche durch das E/A-Gehäuse verarbeitet werden, wobei der sekundäre Prozessorkomplex mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um als Reaktion auf einen Ausfall des primären Prozessorkomplexes Datenanforderungen zu verwalten, wobei der sekundäre Prozessorkomplex einen zweiten DRAM-Cache (216b) für das vorübergehende Zwischenspeichern von Daten umfasst, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der sekundäre Prozessorkomplex so konfiguriert ist, dass er Daten, die in dem zweiten DRAM-Cache zwischengespeichert sind, in den Flash-Cache auslagert.

Patent Agency Ranking