公开(公告)号：JP2012124668A

公开(公告)日：2012-06-28

申请号：JP2010272709

申请日：2010-12-07

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： OKAZAKI ATSUYA ,  OBA NOBUYUKI

IPC: H04L12/28 ,  H04L12/44

CPC classification number: H04B10/278 ,  H04Q11/0067 ,  H04Q2011/0064 ,  H04Q2011/0079

Abstract: PROBLEM TO BE SOLVED: To provide a method that arbitrates (arbitration) an access to (use of) an optical communication bus for a node without requiring an expensive WDM device.SOLUTION: A method for arbitrating an access to an optical communication bus includes the following steps: always sending a signal onto a bus for each node (Node A, Node B, Node C and Node D) to synchronize with the signal, thus maintaining a CDR lock state, and for a node desiring to use the bus to emits light as a request bit in a pre-assigned time slot in a frame header being sent on the bus, thereby performing bus arbitration (arbitration); sending data (data) onto the bus when an access right to (use of) the bus is obtained; making each node monitor the states of light emitting; sending an idle pattern (ip) onto the bus at a predetermined timing assigned to the node; and making all nodes send the idle pattern at least once during a pre-assigned period of all the nodes to keep a DC balance of an AC coupling device.

Abstract translation: 要解决的问题：提供一种在不需要昂贵的WDM设备的情况下仲裁（仲裁）访问（使用）用于节点的光通信总线的方法。 解决方案：一种用于仲裁对光通信总线的访问的方法包括以下步骤：总是向每个节点（节点A，节点B，节点C和节点D）向总线发送信号以与该信号同步， 从而保持CDR锁定状态，并且对于希望使用总线发出光的节点作为在总线上发送的帧头中的预分配时隙中的请求位，从而执行总线仲裁（仲裁）; 当获取（使用）总线的访问权限时，将数据（数据）发送到总线上; 使每个节点监视发光的状态; 在分配给该节点的预定定时向总线发送空闲模式（ip）; 并使所有节点在所有节点的预分配周期期间至少发送一次空闲模式，以保持AC耦合设备的DC平衡。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP2010258559A

公开(公告)日：2010-11-11

申请号：JP2009103809

申请日：2009-04-22

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： KATAYAMA YASUNAO ,  OKAZAKI ATSUYA

IPC: H04L12/42 ,  H04B10/27 ,  H04B10/275 ,  H04L12/427 ,  H04L12/43

CPC classification number: H04J14/0286 ,  H04J14/0254 ,  H04J14/0257 ,  H04J14/0267 ,  H04J14/08 ,  H04Q11/0062 ,  H04Q11/0066 ,  H04Q2011/0092

Abstract: PROBLEM TO BE SOLVED: To provide a system and a method which efficiently process accesses from nodes connected with a ring network using time division multiplexing.
SOLUTION: The system includes: a plurality of nodes 20 which receive only optical signals, the wavelength or position space of which is assigned to the nodes, and transmit optical signals, the wavelength or position space of which is assigned to other nodes, to the other nodes; and a ring network 30 which time division multiplexes a plurality of optical signals and transmits them. The ring network 30 forms slots to transmit various wavelength optical signals, and includes information which indicates whether or not each slot has optical signals to be transmitted. The node 20 includes: an update means 25 where information included in a slot corresponding to a node which receives optical signals is not checked and the information is updated to information which indicates the existence of optical signals; and a determination means 26 for operating in the same clock cycle as information update executed by the update means 25 and determining whether or not to transmit optical signals based on the information.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种使用时分复用来有效地处理与环网连接的节点的访问的系统和方法。 解决方案：该系统包括：仅接收波长或位置空间被分配给节点的光信号的多个节点20，并且发射光信号，其波长或位置空间被分配给其他节点 ，到其他节点; 以及时分复用多个光信号并发送它们的环网30。 环网30形成时隙以发送各种波长的光信号，并且包括指示每个时隙是否具有要发送的光信号的信息。 节点20包括：更新装置25，其中不包括在与接收光信号的节点相对应的时隙中的信息，并且将信息更新为指示存在光信号的信息; 以及确定装置26，用于以与由更新装置25执行的信息更新相同的时钟周期操作，并且基于该信息确定是否发送光信号。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：DE112019003764T5

公开(公告)日：2021-04-15

申请号：DE112019003764

申请日：2019-10-02

Applicant: IBM

Inventor： ISHII MASATOSHI ,  HOSOKAWA KOHJI ,  OKAZAKI ATSUYA ,  IWASHINA AKIYO

IPC: G11C11/54

Abstract: Es werden eine neuromorphe Schaltung, ein Chip und ein Verfahren bereitgestellt. Die neuromorphe Schaltung enthält eine Zelle eines synaptischen Kreuzschienen-Arrays. Die Zelle des synaptischen Kreuzschienen-Arrays enthält einen komplementären Metalloxid-Halbleiter- (CMOS-) Transistor, dessen Durchlasswiderstand durch eine Gate-Spannung des CMOS-Transistors gesteuert wird, um eine Gewichtung der Zelle des synaptischen Kreuzschienen-Arrays zu aktualisieren. Ferner enthält die neuromorphe Schaltung einen Satz Zeilenleitungen, die die Zelle des synaptischen Arrays in Reihe mit einer Mehrzahl präsynaptischer Neuronen an deren ersten Enden verbinden. Die neuromorphe Schaltung enthält auch einen Satz Spaltenleitungen, die die Zelle des synaptischen Arrays in Reihe mit einer Mehrzahl postsynaptischer Neuronen an deren zweiten Enden verbinden. Die Gate-Spannung des CMOS-Transistors wird durch Anwenden einer Ladungsteilungstechnik gesteuert, die die Gewichtung der Zelle des synaptischen Kreuzschienen-Arrays unter Verwendung nichtüberlappender Impulse auf Steuerleitungen aktualisiert, die auf den Satz Zeilenleitungen und den Satz Spaltenleitungen ausgerichtet sind.

公开(公告)号：DE112019000226T5

公开(公告)日：2020-08-20

申请号：DE112019000226

申请日：2019-01-07

Applicant: IBM

Inventor： OKAZAKI ATSUYA ,  ISHII MASATOSHI ,  OKAZAWA JUNKA ,  HOSOKAWA KOHJI ,  OSOGAMI TAKAYUKI

IPC: G06N3/02

Abstract: Ein neuromorpher Chip enthält synaptische Zellen, die entsprechende resistive Einheiten, Axonleitungen, Dendritenleitungen und Schalter umfassen. Die synaptischen Zellen sind mit den Axonleitungen und Dendritenleitungen zu einer Kreuzschienenanordnung verbunden. Die Axonleitungen sind so konfiguriert, dass sie Eingangsdaten empfangen und die Eingangsdaten an die synaptischen Zellen liefern. Die Dendritenleitungen sind so konfiguriert, dass sie Ausgangsdaten empfangen und die Ausgangsdaten über eine oder mehrere entsprechende Ausgangsleitungen liefern. Ein gegebener einer der Schalter ist so konfiguriert, dass er einen Eingangsanschluss mit einer oder mehreren Eingangsleitungen verbindet und seinen einen oder seine mehreren Ausgangsanschlüsse mit einer gegebenen einen oder mehreren gegebenen Axonleitungen veränderlich verbindet.

公开(公告)号：GB2488502B

公开(公告)日：2013-10-09

申请号：GB201211306

申请日：2010-11-05

Applicant: IBM

Inventor： KATAYAMA YASUNAO ,  NEGISHI YASUSHI ,  OKAZAKI ATSUYA

IPC: H04W40/02 ,  H04J3/06 ,  H04W40/06

公开(公告)号：DE112010004607T5

公开(公告)日：2013-01-24

申请号：DE112010004607

申请日：2010-11-05

Applicant: IBM

Inventor： KATAYAMA YASUNAO ,  NEGISHI YASUSHI ,  OKAZAKI ATSUYA

IPC: H04W40/34 ,  H04B7/10 ,  H04J99/00 ,  H04W16/28 ,  H04W84/18

Abstract: Es werden ein System und ein Datenübertragungsverfahren bereitgestellt, die eine wirksame Paket-Datenübertragung ermöglichen, indem mehrere Pakete exklusiv in Zeit und Raum gesendet und empfangen werden. Das System enthält mehrere Knoten, die eine Funk-Datenübertragung ausführen. Jeder Knoten speichert Weglenkungsinformationen und bestimmt einen Übertragungsweg durch die Verwendung der Weglenkungsinformationen und führt eine Durchleitungsübertragung aus, indem Pakete auf dem festgelegten Übertragungsweg zu einem Übertragungszielknoten gesendet und von einem Übertragungsquellenknoten empfangen werden durch das Senden und Empfangen von Funkwellen, denen jeweils durch Steuern ihrer Phasen eine bestimmte Richtungscharakteristik verliehen wird. n und das Senden und Empfangen von Paket-Datenübertragungsdatensätzen während einer bestimmten Zeitdauer durch Ausführen der Durchleitungsübertragung ausgeführt, während die Phasen der Sende- und Empfangsfunkwellen gesteuert werden, sodass alle Knoten eine oder mehrere geschlossene Schleifen bilden. Zu einem Zeitpunkt, der von der bestimmten Zeitdauer verschieden ist, sendet und empfängt der Knoten Pakete in Übereinstimmung mit den Weglenkungsinformationen und einem Zeitrahmen, der jedem der Knoten als ein Zeitpunkt zugeordnet ist, an dem jeder Knoten ein Paket senden und empfangen darf, wobei die Weglenkungsinformationen in jedem der Knoten gehalten werden und auf der Grundlage der Paket-Datenübertragungsdatensätze, deren Informationen nach der zeitlichen Synchronisation von den Knoten gemeinsam genutzt werden, aktualisiert werden.

公开(公告)号：DE112019003764B4

公开(公告)日：2022-04-21

申请号：DE112019003764

申请日：2019-10-02

Applicant: IBM

Inventor： ISHII MASATOSHI ,  HOSOKAWA KOHJI ,  OKAZAKI ATSUYA ,  IWASHINA AKIYO

IPC: G11C11/54 ,  G06N3/063

Abstract: Neuromorphe Schaltung, die aufweist:eine Zelle (500) eines synaptischen Kreuzschienen-Arrays (800), die einen komplementären Metalloxid-Halbleiter- (CMOS-) -Transistor T6 enthält, dessen Durchlasswiderstand durch eine Gate-Spannung des CMOS-Transistors gesteuert wird, um eine Gewichtung der Zelle des synaptischen Kreuzschienen-Arrays zu aktualisieren;wobei die Gate-Spannung des CMOS-Transistors durch Anwenden einer Ladungsteilungstechnik gesteuert wird, die die Gewichtung der Zelle des synaptischen Kreuzschienen-Arrays unter Verwendung nichtüberlappender Impulse auf Zellen-Steuerleitungen aktualisiert, die auf einen Satz Zeilenleitungen und einen Satz Spaltenleitungen ausgerichtet sind,wobei die Zelle des synaptischen Kreuzschienen-Arrays ein Paar in Reihe geschalteter Feldeffekt-Transistoren T1 und T2 vom p-Typ (pFETs), ein Paar nFETs T3 und T4, die untereinander und mit dem Paar pFETs in Reihe geschaltet sind, und drei Kondensatoren C1, C2 und C3 zum Aktualisieren der Gate-Spannung enthält und die Ladungsteilungstechnik zeilenweise derart angewendet wird, dass die Gate-Spannung unter Verwendung der Kondensatoren C1 und C3, die über das Paar pFETs eingestellt werden, schrittweise ansteigend aktualisiert wird, indem die nichtüberlappenden Impulse über eine Takt-Erhöhungsleitung (Wclk_i) an eine Gate-Elektrode des pFET T1 und über eine Aktualisierungs-Erhöhungsleitung (Wud_i) an eine Gate-Elektrode des pFETT2 geliefert werden, und dass die Gate-Spannung unter Verwendung der Kondensatoren C2 und C3, die über das Paar nFETs eingestellt werden, schrittweise absteigend aktualisiert wird, indem die nichtüberlappenden Impulse über eine Aktualisierungs-Verringerungsleitung (Wud_d) an eine Gate-Elektrode des nFET T3 und über eine Takt-Verringerungsleitung (Wclk_d) an eine Gate-Elektrode des nFET T4 geliefert werden.

公开(公告)号：DE112010004607B4

公开(公告)日：2014-12-18

申请号：DE112010004607

申请日：2010-11-05

Applicant: IBM

Inventor： KATAYAMA YASUNAO ,  NEGISHI YASUSHI ,  OKAZAKI ATSUYA

IPC: H04W40/34 ,  H04B7/10 ,  H04J99/00 ,  H04W16/28 ,  H04W84/18

Abstract: Paket-Datenübertragungssystem zum Synchronisieren der Übertragungszeitpunkte von Paketen zum Senden eines Pakets zu einer Zieladresse, wobei das System mehrere Knoten (100–190) umfasst, die eine Funk-Datenübertragung ausführen durch Senden und Empfangen von Funkwellen, die durch Steuern ihrer Phase eine bestimmte Richtungscharakteristik aufweisen, wobei jeder der Knoten (100–190) – im voraus festgelegte Weglenkungsinformationen verwendet zum Bestimmen eines Übertragungswegs eines Pakets, so dass alle Knoten eine oder mehrere geschlossene Schleifen bilden, – auf diesem Übertragungsweg ein Paket zu einem Übertragungszielknoten sendet und von einem Übertragungsquellenknoten empfängt, und – die in dem Paket enthaltene Zieladresse liest und das Paket an den Übertragungszielknoten durchleitet, bevor der Empfang des Pakets abgeschlossen wurde, und das Paket-Datenübertragungssystem – eine zeitliche Synchronisation durch Senden und Empfangen der Pakete während einer bestimmten Zeitperiode ausführt, – wobei zu einem Zeitpunkt, der von der bestimmten Zeitperiode verschieden ist, Weglenkungsinformationen in Übereinstimmung mit den Informationen der Pakete aktualisiert werden, die nach der zeitlichen Synchronisation von den Knoten gemeinsam genutzt werden, und jedem der Knoten ein Zeitrahmen als ein Zeitpunkt zugewiesen wird, an dem jeder Knoten ein Paket senden und empfangen darf.

公开(公告)号：GB2488502A

公开(公告)日：2012-08-29

申请号：GB201211306

申请日：2010-11-05

Applicant: IBM

Inventor： KATAYAMA YASUNAO ,  NEGISHI YASUSHI ,  OKAZAKI ATSUYA

IPC: H04W40/02 ,  H04J3/06 ,  H04L12/56 ,  H04W40/06

Abstract: Disclosed is a system that enables efficient packet communication by exclusively transmitting and receiving a plurality of packets in space-time. Also disclosed is a communication method therefor. The system is provided with a plurality of nodes (100 to 190) that perform wireless communication, wherein the nodes store routing information, transmit and receive packets with directivity to and from transfer origin and transfer destination nodes upon a transmission path determined from the routing information by controlling the phase of the transmitted and received waves, and perform cut-through transmission. In the system, the phase of the transmitted and received waves is controlled during a given length of time in a manner such that all nodes form at least one closed loop, and time synchronization and the transmission and reception of packet communication history are performed by means of cut-through transmission. During all other time periods, the nodes transmit and receive packets in accordance with the routing information from the nodes that is updated on the basis of the time-synchronized packet communication history shared between nodes, and in accordance with the time frame in which the transmission and reception of packets that have been distributed to the nodes is possible.