AUSRICHTUNGSTRÄGER FÜR EINEN ZWISCHENVERBINDUNGSBRÜCKEN-AUFBAU

    公开(公告)号:DE112020003866B4

    公开(公告)日:2025-02-06

    申请号:DE112020003866

    申请日:2020-08-26

    Applicant: IBM

    Abstract: Aufbau, der aufweist:einen ersten Halbleiterchip (50L), der eine Mehrzahl von ersten Bond-Kontaktstellen (52L), die sich an einem peripheren Bereich des ersten Halbleiterchips befinden, erste Lotkugeln (54L), die sich in einem Zwischenverbindungsbereich mit einer geringen Dichte (einem LDI-Bereich) des ersten Halbleiterchips befinden, sowie erste Bond-Kontaktstellen (56L) aufweist, die sich in einem Zwischenverbindungsbereich mit einer hohen Dichte (einem HDI-Bereich) des ersten Halbleiterchips befinden;einen zweiten Halbleiterchip (50R), der sich lateral benachbart zu dem ersten Halbleiterchip befindet und eine Mehrzahl von zweiten Bond-Kontaktstellen (52R), die sich an einem peripheren Bereich des zweiten Halbleiterchips befinden, zweite Lotkugeln (54R), die sich in einem LDI-Bereich des zweiten Halbleiterchips befinden, sowie zweite Bond-Kontaktstellen (56R) aufweist, die sich in einem HDI-Bereich des zweiten Halbleiterchips befinden; undeinen Ausrichtungsträger (10), der ein Substrat und eine Mehrzahl von Lotkugeln aufweist, die sich auf dem Substrat befinden, wobei ein erster Satz der Lotkugeln (14X), der sich auf dem Substrat befindet, zu den ersten Bond-Kontaktstellen ausgerichtet ist und sich in Kontakt mit diesen befindet, die sich an dem peripheren Bereich des ersten Halbleiterchips befinden, und wobei ein zweiter Satz der Lotkugeln (14Y), der sich auf dem Substrat befindet, zu den zweiten Bond-Kontaktstellen ausgerichtet ist und sich in Kontakt mit diesen befindet, die sich an dem peripheren Bereich des zweiten Halbleiterchips befinden; und wobei die Lotkugeln des Ausrichtungsträgers eine Abmessung aufweist, die größer als jene der ersten Lotkugeln, die in dem ersten LDI-Bereich des ersten Halbleiterchips vorhanden sind, und als jene der zweiten Lotkugeln ist, die in dem zweiten LDI-Bereich des zweiten Halbleiterchips vorhanden sind.

    High bandwidth module
    4.
    发明专利

    公开(公告)号:AU2021235527A1

    公开(公告)日:2022-08-25

    申请号:AU2021235527

    申请日:2021-02-18

    Applicant: IBM

    Abstract: A module includes a substrate having a plurality of contact regions, and a spacer-chip assembly. The spacer-chip assembly in turn includes at least first and second semiconductor dies, each having a plurality of electrical interconnect pillars and a plurality of contact pads, and a spacer wafer. The at least first and second semiconductor dies are secured to the spacer wafer, and the spacer wafer includes at least first and second semiconductor circuit features coupled to a first portion of the contact pads of the at least first and second semiconductor dies. The spacer wafer includes wiring electrically coupling the at least first and second semiconductor dies via a second portion of the contact pads. The spacer wafer has a plurality of holes formed therethrough. The plurality of electrical interconnect pillars extend through the holes and are secured to the contact regions on the substrate.

Patent Agency Ranking