-
公开(公告)号：WO2020120847A1
公开(公告)日：2020-06-18
申请号：PCT/FR2019/000193
申请日：2019-11-28
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： BORREL, Nicolas , FORT, Jimmy , LISART, Mathieu
Abstract: Le dispositif de fonction physiquement non clonable (DIS) comprend un ensemble de transistors MOS (TR1i, TR2j) montés en diodes présentant une distribution aléatoire de tensions de seuil respectives, et comportant N premiers transistors et au moins un deuxième transistor. Au moins un nœud de sortie de ladite fonction est capable de délivrer un signal dont le niveau dépend de la comparaison entre un courant obtenu à partir d'un courant circulant dans ledit au moins un deuxième transistor et un courant obtenu à partir d'un courant de référence égal ou sensiblement égal à la moyenne des courants circulant dans les N premiers transistors. Un premier moyen (FM1i) est configuré pour imposer sur chaque premier transistor une tension de grille respective fixe quelle que soit la valeur du courant circulant dans ce premier transistor, et un deuxième moyen (SM2j) est configuré pour imposer sur chaque deuxième transistor une tension de grille respective fixe quelle que soit la valeur du courant circulant dans ce deuxième transistor.
-
2.发明申请PROCÉDÉ ET DISPOSITIF DE CONTREMESURE POUR PROTÉGER DES DONNÉES CIRCULANT DANS UN MICROCIRCUIT ÉLECTRONIQUE 审中-公开用于保护电子微型计算机数据循环的计量方法和装置
公开(公告)号：WO2011117781A1
公开(公告)日：2011-09-29
申请号：PCT/IB2011/051102
申请日：2011-03-16
Applicant: STMICROELECTRONICS (ROUSSET) SAS , MARINET, Fabrice , LISART, Mathieu
Inventor： MARINET, Fabrice , LISART, Mathieu
IPC: H01L23/58 , H01L23/485 , H03K19/003 , H04L9/06 , G06F21/00 , G06F7/10 , G06K19/073
CPC classification number: G06F1/26 , G06F21/72 , G06K19/07309 , H01L21/76224 , H01L23/576 , H01L2924/0002 , H03K3/84 , H03K19/003 , H04L9/004 , H04L2209/12 , Y10T29/49155 , H01L2924/00
Abstract: L'invention concerne un procédé de contremesure dans un microcircuit électronique (IC1, IC2, IC3), comprenant des phases de traitement successives exécutées par un circuit du microcircuit, et une étape d'ajustement d'une tension d'alimentation (vdd-Vgb1 ) entre des bornes d'alimentation (VS1, VS2, VS3) et de masse (LG1, LG2, LG3) du circuit, en fonction d'une valeur aléatoire générée pour la phase de traitement, à chaque phase de traitement exécutée par le circuit.
Abstract translation: 本发明涉及一种电子微电路（IC1，IC2，IC3）中的对策方法，所述方法包括由微电路由电路执行的连续的处理阶段，以及调整电路的电源电压（vdd-Vgb1） 在电路执行的每个处理阶段，基于为处理阶段产生的随机值，电路的电源端子（VS1，VS2，VS3）和接地端子（LG1，LG2，LG3）。
-
公开(公告)号：EP3895371A1
公开(公告)日：2021-10-20
申请号：EP19835434.2
申请日：2019-11-28
Applicant: STMicroelectronics (Rousset) SAS
Inventor： BORREL, Nicolas , FORT, Jimmy , LISART, Mathieu
-
公开(公告)号：EP3582258A1
公开(公告)日：2019-12-18
申请号：EP19179834.7
申请日：2019-06-12
Inventor： LISART, Mathieu , RAE, Bruce
Abstract: La présente description concerne une puce électronique comprenant des premier et deuxième écrans superposés (109, 106) et un premier détecteur de photons (108) situé entre les premier et deuxième écrans.
-
公开(公告)号：EP3151277A1
公开(公告)日：2017-04-05
申请号：EP16154965.4
申请日：2016-02-10
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： LISART, Mathieu , BORREL, Nicolas
IPC: H01L23/58
CPC classification number: H01L23/576 , G01R31/2851 , G01R31/44 , G06F21/6245 , H01L22/34 , H01L23/647 , H03K17/687
Abstract: L'invention concerne un circuit intégré comportant une pluralité de premières bandes semiconductrices (7) d'un premier type de conductivité et de deuxièmes bandes semiconductrices (9) d'un deuxième type de conductivité disposées de manière alternée et contiguë sur une région (5) du deuxième type de conductivité, comprenant pour chacune des premières bandes : une pluralité de contacts de polarisation (11) ; pour chaque contact de polarisation, un interrupteur (52) adapté à appliquer un potentiel (GND) sur le contact de polarisation ; deux contacts de détection (56, 58) disposés aux extrémités de ladite première bande ; et un circuit de détection (60) dont l'activation provoque l'ouverture des interrupteurs et la comparaison à un seuil de la résistance entre les contacts de détection.
Abstract translation: 一种集成电路，包括多个第一导电类型的第一半导体条带和第二导电类型的第二半导体条带，以交替和连续的方式布置在第二导电类型的区域上，包括对于每个第一条带：多个 偏置接触; 对于每个偏置触点，能够在偏置触点上施加电位的开关; 两个检测触点布置在第一条带的端部处; 以及其激活导致开关断开的检测电路和与检测触点之间的电阻的阈值的比较。
-
Patent Agency Ranking
公开(公告)号：EP3790014A1
公开(公告)日：2021-03-10
申请号：EP20192979.1
申请日：2020-08-26
Applicant: STMicroelectronics (Rousset) SAS
Inventor： ROMAIN, Fabrice , LISART, Mathieu
IPC: G11C29/02 , G11C29/26 , G11C29/38 , G11C29/40 , G11C29/42 , G11C29/52 , G06F11/10 , G06F11/16 , G06F12/02
Abstract: La présente description concerne un procédé de détection d'une erreur d'écriture d'une donnée (Data5) en mémoire dans lequel :
- au moins deux parties (Code5A, Code5B) de même taille d'un mot binaire (Code5) représentatif de ladite donnée (Data5) sont stockées à la même adresse (AddL5) dans au moins deux circuits mémoire (51, 52) identiques ; et
- des signaux internes de commande des deux circuits mémoire (51, 52) sont comparés.-
公开(公告)号：EP3379770B1
公开(公告)日：2019-05-22
申请号：EP17186783.1
申请日：2017-08-18
Inventor： LISART, Mathieu , BIANCHI, Raul Andres , FROMENT, Benoït
-
公开(公告)号：EP3361498A1
公开(公告)日：2018-08-15
申请号：EP17186741.9
申请日：2017-08-17
Inventor： LISART, Mathieu , FROMENT, Benoît
CPC classification number: H01L23/573 , G01R31/028 , H01L23/5223 , H01L23/5286 , H01L23/576 , H01L23/642 , H01L25/16
Abstract: L'invention concerne un condensateur de découplage comprenant : deux cellules (C1, C2) de condensateurs partageant un même caisson (25) ; une première tranchée isolée (27) traversant le caisson entre les deux cellules sans atteindre le fond du caisson ; et un contact (34, 35) avec le caisson formé au niveau de chaque cellule.
-
公开(公告)号：EP3789879A1
公开(公告)日：2021-03-10
申请号：EP20192976.7
申请日：2020-08-26
Inventor： ROMAIN, Fabrice , LISART, Mathieu , ARNOULD, Patrick
IPC: G06F11/10
Abstract: La présente description concerne un procédé d'écriture en mémoire d'une donnée (Datai), dans lequel :
- un mot binaire (Code1), représentatif de ladite donnée (Datai) et d'un code correcteur ou détecteur d'erreur (EDC1), est scindé en au moins une première et une deuxième parties (Code1A, Code1B) ; et
- ladite première partie (Code1A) est écrite à une adresse logique (AddL1) dans un premier circuit mémoire (105) ; et
- ladite deuxième partie (Code1B) est écrite à ladite adresse logique dans un deuxième circuit mémoire (106) adapté à stocker autant de mots binaires que ledit premier circuit mémoire (105),
ledit code correcteur ou détecteur d'erreur (EDC1) étant dépendant de ladite donnée (Datai) et de ladite adresse (AddL1).-
公开(公告)号：EP3379770A1
公开(公告)日：2018-09-26
申请号：EP17186783.1
申请日：2017-08-18
Inventor： LISART, Mathieu , BIANCHI, Raul Andres , FROMENT, Benoït
CPC classification number: H01L23/576 , G06F9/4403 , H01L21/26513 , H01L21/266 , H01L21/32055 , H01L21/823412 , H01L21/823418 , H01L21/823475 , H01L23/528 , H01L27/088 , H03K17/145 , H04L9/004 , H04L9/3278 , H04L2209/122
Abstract: Le dispositif intégré de fonctions physiquement non clonables est basé sur un ensemble de transistors MOS (TR1i, TR2j) présentant une distribution aléatoire de tensions de seuil obtenues par des implantations latérales de dopants présentant des caractéristiques non prédictibles, résultant par exemple d'implantations à travers une couche de polysilicium. Un certain nombre de ces transistors forme un groupe de transistors « témoins » (TR1i) qui vont permettre de définir une tension grille-source moyenne permettant de polariser les grilles de certains autres de ces transistors (TR2j) (qui vont être utilisés pour définir les différents bits du code unique généré par la fonction). Tous ces transistors présentent par conséquent une distribution aléatoire de courants drain-source et la comparaison de chaque courant drain-source (ITRj) d'un transistor (TR2j) associé à un bit du code numérique avec un courant de référence (IRj) correspondant à la moyenne de cette distribution, va permettre de définir la valeur logique 0 ou 1 de ce bit.
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.024 seconds)
