公开(公告)号：WO2020120847A1

公开(公告)日：2020-06-18

申请号：PCT/FR2019/000193

申请日：2019-11-28

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： BORREL, Nicolas ,  FORT, Jimmy ,  LISART, Mathieu

IPC: H04L9/32 ,  H03K19/00

Abstract: Le dispositif de fonction physiquement non clonable (DIS) comprend un ensemble de transistors MOS (TR1i, TR2j) montés en diodes présentant une distribution aléatoire de tensions de seuil respectives, et comportant N premiers transistors et au moins un deuxième transistor. Au moins un nœud de sortie de ladite fonction est capable de délivrer un signal dont le niveau dépend de la comparaison entre un courant obtenu à partir d'un courant circulant dans ledit au moins un deuxième transistor et un courant obtenu à partir d'un courant de référence égal ou sensiblement égal à la moyenne des courants circulant dans les N premiers transistors. Un premier moyen (FM1i) est configuré pour imposer sur chaque premier transistor une tension de grille respective fixe quelle que soit la valeur du courant circulant dans ce premier transistor, et un deuxième moyen (SM2j) est configuré pour imposer sur chaque deuxième transistor une tension de grille respective fixe quelle que soit la valeur du courant circulant dans ce deuxième transistor.

公开(公告)号：EP3961344A1

公开(公告)日：2022-03-02

申请号：EP21192003.8

申请日：2021-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： DEMANGE, Nicolas ,  BORREL, Nicolas ,  FORT, Jimmy

IPC: G05F1/565 ,  G05F3/26 ,  G06F21/70 ,  H04L9/00 ,  G06F21/75

Abstract: La présente description concerne un dispositif (300) d'alimentation de circuit électronique, configuré pour : faire passer, dans un premier conducteur (351) connecté à un noeud (150), un premier courant (I1') image d'un deuxième courant (I2) consommé par le circuit électronique ; faire passer un troisième courant (I3) dans un deuxième conducteur (353) connecté audit nœud ; réguler un potentiel dudit noeud à une valeur constante (VCST) en agissant sur le troisième courant ; faire passer un quatrième courant (I4) constant dans un troisième conducteur (352) connecté audit nœud ; et consommer un cinquième courant (I5) image du troisième courant.

公开(公告)号：EP3159872A1

公开(公告)日：2017-04-26

申请号：EP16161366.6

申请日：2016-03-21

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  FORT, Jimmy ,  CHAMPEIX, Clement ,  DUTERTRE, Jean-Max ,  BORREL, Nicolas

IPC: G09C1/00 ,  H04L9/00

CPC classification number: G06F21/86 ,  G09C1/00 ,  H01L23/576 ,  H03K5/153 ,  H03K5/24 ,  H04L9/004 ,  H04L2209/12

Abstract: L'invention concerne une puce électronique sécurisée (50) comprenant une pluralité de caissons semiconducteurs (3, 33) polarisés et un circuit de détection (57, 61) du courant de polarisation des caissons.

Abstract translation: 本发明涉及一种安全电子芯片（50），其包括多个极化半导体盒（3,33）和用于盒的极化电流的检测电路（57,61）。

公开(公告)号：EP3895371A1

公开(公告)日：2021-10-20

申请号：EP19835434.2

申请日：2019-11-28

Applicant: STMicroelectronics (Rousset) SAS

Inventor： BORREL, Nicolas ,  FORT, Jimmy ,  LISART, Mathieu

IPC: H04L9/32 ,  H03K19/00

公开(公告)号：EP3961345A1

公开(公告)日：2022-03-02

申请号：EP21192005.3

申请日：2021-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： DEMANGE, Nicolas ,  BORREL, Nicolas ,  FORT, Jimmy

IPC: G05F1/565 ,  G05F3/26 ,  G06F21/75 ,  H04L9/00

Abstract: La présente description concerne un dispositif d'alimentation de circuit électronique, configuré pour : faire passer, dans un premier conducteur (251) connecté à un nœud (150), un premier courant (I1') image d'un deuxième courant (I2) consommé par le circuit électronique ; faire passer un troisième courant (I3) dans un deuxième conducteur connecté audit nœud, une première branche d'un miroir de courant (174) faisant passer le troisième courant ; faire passer un quatrième courant (I4) constant dans un troisième conducteur connecté audit nœud ; consommer un cinquième courant (I5) image du troisième courant ; et réguler un potentiel dudit nœud (150) en agissant sur un potentiel de grille d'un transistor (T210) électriquement en série avec une deuxième branche du miroir de courant.

公开(公告)号：EP3316295A1

公开(公告)日：2018-05-02

申请号：EP17164858.7

申请日：2017-04-04

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： CHAMPEIX, Clément ,  BORREL, Nicolas

IPC: H01L23/58 ,  H01L25/065

CPC classification number: H01L23/576 ,  H01L23/481 ,  H01L25/0657 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06565

Abstract: L'invention concerne un dispositif comprenant : une première puce (5) ayant une face avant et une face arrière ; une deuxième puce (3) empilée avec la première puce et située du côté de la face arrière de la première puce ; et une première boucle (39) comportant : des premier (30A) et deuxième (30B) vias traversants situés dans la première puce et ayant chacun une première extrémité (32A, 32B) du côté de la face avant de la première puce et une deuxième extrémité (34A, 34B) du côté de la face arrière de la première puce ; une première piste (36) reliant les premières extrémités et située dans la première puce du côté de sa face avant ; et une deuxième piste (38) reliant les deuxièmes extrémités et située dans la deuxième puce, la première puce comprenant un circuit de détection (40) d'une caractéristique électrique de la première boucle.

Abstract translation: 本发明涉及一种装置，包括：具有正面和背面的第一芯片（5） 与第一芯片堆叠并且位于第一芯片的背面一侧的第二芯片; 和第一环（39），包括：第一（30A）和第二（30B）通过位于所述第一芯片的通孔和在所述第一芯片和第二的前表面的侧面各具有一个第一端部（32A，32B） （34A，34B）在所述第一芯片的背面上; 第一轨道（36），连接第一端并位于第一芯片的正面一侧; 以及连接所述第二端并位于所述第二芯片中的第二轨道（38），所述第一芯片包括具有所述第一回路的电特性的检测电路（40）。

公开(公告)号：EP3301605A1

公开(公告)日：2018-04-04

申请号：EP17156779.5

申请日：2017-02-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： CHAMPEIX, Clement ,  BORREL, Nicolas ,  SARAFIANOS, Alexandre

IPC: G06F21/75 ,  G06F21/77 ,  G06F21/87 ,  H01L29/66 ,  H01L23/00

CPC classification number: H01L29/0623 ,  G06F21/75 ,  G06F21/77 ,  G06F21/78 ,  G06F21/87 ,  G06F21/88 ,  H01L21/823892 ,  H01L23/57 ,  H01L23/576 ,  H01L27/0629 ,  H01L27/092 ,  H01L27/0928 ,  H01L29/107 ,  H01L29/1095 ,  H01L29/66181 ,  H03K5/24

Abstract: L'invention concerne une puce électronique, comprenant : un substrat semiconducteur (46) dopé d'un premier type de conductivité ; une couche enterrée (36) dopée d'un deuxième type de conductivité recouvrant le substrat ; un premier caisson (37) dopé du premier type de conductivité recouvrant la couche enterrée ; des circuits (10, 24, 32) séparés de la couche enterrée formés dans et sur le premier caisson et/ou dans et sur des deuxièmes caissons (12, 26, 16) formés dans le premier caisson ; et un détecteur du courant de polarisation (I) de la couche enterrée.

Abstract translation: 一种电子芯片，包括：掺杂有第一导电类型的半导体衬底（46） 掺杂有覆盖所述衬底的第二类型导电性的掩埋层（36） 掺杂有第一类型导电性的第一盒（37），其覆盖埋层; 与在所述第一阱中和所述第一阱上形成的埋层分离的电路（10,24,32）和/或在所述第一阱中形成的第二阱（12,26,16）中和之上的电路; 和埋入层的极化电流检测器（I）。

公开(公告)号：EP3151277A1

公开(公告)日：2017-04-05

申请号：EP16154965.4

申请日：2016-02-10

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LISART, Mathieu ,  BORREL, Nicolas

IPC: H01L23/58

CPC classification number: H01L23/576 ,  G01R31/2851 ,  G01R31/44 ,  G06F21/6245 ,  H01L22/34 ,  H01L23/647 ,  H03K17/687

Abstract: L'invention concerne un circuit intégré comportant une pluralité de premières bandes semiconductrices (7) d'un premier type de conductivité et de deuxièmes bandes semiconductrices (9) d'un deuxième type de conductivité disposées de manière alternée et contiguë sur une région (5) du deuxième type de conductivité, comprenant pour chacune des premières bandes : une pluralité de contacts de polarisation (11) ; pour chaque contact de polarisation, un interrupteur (52) adapté à appliquer un potentiel (GND) sur le contact de polarisation ; deux contacts de détection (56, 58) disposés aux extrémités de ladite première bande ; et un circuit de détection (60) dont l'activation provoque l'ouverture des interrupteurs et la comparaison à un seuil de la résistance entre les contacts de détection.

Abstract translation: 一种集成电路，包括多个第一导电类型的第一半导体条带和第二导电类型的第二半导体条带，以交替和连续的方式布置在第二导电类型的区域上，包括对于每个第一条带：多个 偏置接触; 对于每个偏置触点，能够在偏置触点上施加电位的开关; 两个检测触点布置在第一条带的端部处; 以及其激活导致开关断开的检测电路和与检测触点之间的电阻的阈值的比较。