公开(公告)号：WO2020120847A1

公开(公告)日：2020-06-18

申请号：PCT/FR2019/000193

申请日：2019-11-28

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： BORREL, Nicolas ,  FORT, Jimmy ,  LISART, Mathieu

IPC: H04L9/32 ,  H03K19/00

Abstract: Le dispositif de fonction physiquement non clonable (DIS) comprend un ensemble de transistors MOS (TR1i, TR2j) montés en diodes présentant une distribution aléatoire de tensions de seuil respectives, et comportant N premiers transistors et au moins un deuxième transistor. Au moins un nœud de sortie de ladite fonction est capable de délivrer un signal dont le niveau dépend de la comparaison entre un courant obtenu à partir d'un courant circulant dans ledit au moins un deuxième transistor et un courant obtenu à partir d'un courant de référence égal ou sensiblement égal à la moyenne des courants circulant dans les N premiers transistors. Un premier moyen (FM1i) est configuré pour imposer sur chaque premier transistor une tension de grille respective fixe quelle que soit la valeur du courant circulant dans ce premier transistor, et un deuxième moyen (SM2j) est configuré pour imposer sur chaque deuxième transistor une tension de grille respective fixe quelle que soit la valeur du courant circulant dans ce deuxième transistor.

公开(公告)号：WO2020002821A1

公开(公告)日：2020-01-02

申请号：PCT/FR2019/051553

申请日：2019-06-25

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TRAMONI, Alexandre ,  FORT, Jimmy

IPC: G06F1/26 ,  G06F1/3287

Abstract: La présente description concerne un circuit (1) d'activation cyclique d'une fonction électronique (2) comportant un comparateur à hystérésis (14) de commande de la charge d'un élément capacitif (C) d'alimentation de ladite fonction.

公开(公告)号：WO2018162805A1

公开(公告)日：2018-09-13

申请号：PCT/FR2017/050519

申请日：2017-03-09

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  FORT, Jimmy ,  SOUDE, Thierry

IPC: H01L23/00

Abstract: L'invention concerne une puce électronique comprenant une pluralité de barres dopées enterrées (9) et un circuit de détection d'une anomalie d'une caractéristique électrique des barres.

公开(公告)号：EP3343427B1

公开(公告)日：2020-09-30

申请号：EP17186781.5

申请日：2017-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas ,  LINGE, Yanis ,  FORT, Jimmy

IPC: G06F21/75 ,  G06K19/073

公开(公告)号：EP3895371A1

公开(公告)日：2021-10-20

申请号：EP19835434.2

申请日：2019-11-28

Applicant: STMicroelectronics (Rousset) SAS

Inventor： BORREL, Nicolas ,  FORT, Jimmy ,  LISART, Mathieu

IPC: H04L9/32 ,  H03K19/00

公开(公告)号：EP3343427A1

公开(公告)日：2018-07-04

申请号：EP17186781.5

申请日：2017-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas ,  LINGE, Yanis ,  FORT, Jimmy

IPC: G06F21/75 ,  G06K19/073

Abstract: Dispositif électronique (CI) comprenant au moins un circuit logique (CL) qui comporte une première borne (B1) destinée à recevoir une tension d'alimentation (Vdd), une deuxième borne (B2) destinée à recevoir une tension de référence (GND), et au moins une borne de sortie (S), la borne de sortie (S) étant configurée pour délivrer un signal pouvant être dans un état haut ou un état bas, au moins un circuit auxiliaire (AUX) couplé entre la première borne (B1) et la deuxième borne (B2) et configuré pour générer ou non de façon aléatoire un courant supplémentaire entre la première borne (B1) et la deuxième borne (B2) à chaque changement d'état du signal sur la borne de sortie (S).

公开(公告)号：EP3961345A1

公开(公告)日：2022-03-02

申请号：EP21192005.3

申请日：2021-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： DEMANGE, Nicolas ,  BORREL, Nicolas ,  FORT, Jimmy

IPC: G05F1/565 ,  G05F3/26 ,  G06F21/75 ,  H04L9/00

Abstract: La présente description concerne un dispositif d'alimentation de circuit électronique, configuré pour : faire passer, dans un premier conducteur (251) connecté à un nœud (150), un premier courant (I1') image d'un deuxième courant (I2) consommé par le circuit électronique ; faire passer un troisième courant (I3) dans un deuxième conducteur connecté audit nœud, une première branche d'un miroir de courant (174) faisant passer le troisième courant ; faire passer un quatrième courant (I4) constant dans un troisième conducteur connecté audit nœud ; consommer un cinquième courant (I5) image du troisième courant ; et réguler un potentiel dudit nœud (150) en agissant sur un potentiel de grille d'un transistor (T210) électriquement en série avec une deuxième branche du miroir de courant.

公开(公告)号：EP3961344A1

公开(公告)日：2022-03-02

申请号：EP21192003.8

申请日：2021-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： DEMANGE, Nicolas ,  BORREL, Nicolas ,  FORT, Jimmy

IPC: G05F1/565 ,  G05F3/26 ,  G06F21/70 ,  H04L9/00 ,  G06F21/75

Abstract: La présente description concerne un dispositif (300) d'alimentation de circuit électronique, configuré pour : faire passer, dans un premier conducteur (351) connecté à un noeud (150), un premier courant (I1') image d'un deuxième courant (I2) consommé par le circuit électronique ; faire passer un troisième courant (I3) dans un deuxième conducteur (353) connecté audit nœud ; réguler un potentiel dudit noeud à une valeur constante (VCST) en agissant sur le troisième courant ; faire passer un quatrième courant (I4) constant dans un troisième conducteur (352) connecté audit nœud ; et consommer un cinquième courant (I5) image du troisième courant.

公开(公告)号：EP3593380A1

公开(公告)日：2020-01-15

申请号：EP17748817.8

申请日：2017-03-09

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  FORT, Jimmy ,  SOUDE, Thierry

IPC: H01L23/00

公开(公告)号：EP3236496A1

公开(公告)日：2017-10-25

申请号：EP16198719.3

申请日：2016-11-14

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  LISART, Mathieu ,  FORT, Jimmy

IPC: H01L23/58

CPC classification number: H01L23/576 ,  H01L21/762 ,  H01L27/088

Abstract: L'invention concerne une puce électronique comprenant : une pluralité de premières barres semiconductrices d'un premier type de conductivité et de deuxièmes barres semiconductrices d'un deuxième type de conductivité disposées de manière alternée et contiguë sur une région (3) du premier type de conductivité ; deux contacts de détection (17) disposés aux extrémités de chaque deuxième barre ; un circuit de détection (19) de la résistance entre les contacts de détection de chaque deuxième barre ; des tranchées d'isolement (11) s'étendant dans les deuxièmes barres sur une première profondeur entre des éléments de circuit ; et des murs d'isolement (32) s'étendant sur toute la largeur de chaque deuxième barre sur une deuxième profondeur supérieure à la première profondeur.

Abstract translation: 本发明涉及一种电子芯片，包括：多个第一导电类型的第一半导体棒和一个第二导电类型的第二半导体条的交替和相邻布置的区域（3）的所述第一类型 导电性; 两个检测触点（17），设置在每个第二杆的端部; 每个第二棒的检测触点之间的电阻的检测电路（19） 在电路元件之间的第一深度处在第二棒中延伸的隔离沟槽（11） 和隔离壁（32），其将每个第二杆的整个宽度延伸到大于第一深度的第二深度。