-
公开(公告)号：CN108133903A
公开(公告)日：2018-06-08
申请号：CN201711247165.9
申请日：2017-12-01
Applicant: 东京毅力科创株式会社
CPC classification number: H01L24/75 , B32B15/01 , B32B37/0046 , B32B37/10 , B32B41/00 , B32B2041/04 , B32B2457/14 , H01L21/187 , H01L21/2007 , H01L21/67092 , H01L21/67253 , H01L21/67259 , H01L21/67742 , H01L21/68 , H01L21/6838 , H01L24/80 , H01L24/83 , H01L2224/7515 , H01L2224/753 , H01L2224/75302 , H01L2224/75305 , H01L2224/7531 , H01L2224/7555 , H01L2224/7565 , H01L2224/75744 , H01L2224/75745 , H01L2224/75901 , H01L2224/75981 , H01L2224/75986 , H01L2224/80009 , H01L2224/80201 , H01L2224/80894 , H01L2224/80908 , H01L2224/83009 , H01L2224/83201 , H01L2224/83894 , H01L2224/83908 , H01L21/67121 , H01L21/67242
Abstract: 本发明涉及接合装置、接合系统、接合方法以及计算机存储介质。检查基板的接合处理的状态来恰当地进行该接合处理。用于将上晶圆(WU)与下晶圆(WL)进行接合的接合装置具有：上卡盘(140)，其进行抽真空来将上晶圆(WU)吸附保持在其下表面；下卡盘(141)，其设置在上卡盘(140)的下方，进行抽真空来将下晶圆(WL)吸附保持在其上表面；压动构件(190)，其设置于上卡盘(140)，用于按压上晶圆(WU)的中心部；以及多个传感器(175)，多个传感器(175)设置于上卡盘(140)，检测上晶圆WU的从上卡盘(140)的脱离。
-
公开(公告)号：CN102971841A
公开(公告)日：2013-03-13
申请号：CN201180033429.5
申请日：2011-07-05
Applicant: 原子能和代替能源委员会
Inventor： J.布鲁恩
IPC: H01L21/60
CPC classification number: H05K13/046 , H01L23/13 , H01L23/4985 , H01L23/5389 , H01L23/562 , H01L24/80 , H01L24/81 , H01L24/83 , H01L24/92 , H01L25/0655 , H01L25/50 , H01L2224/0401 , H01L2224/05571 , H01L2224/08238 , H01L2224/1134 , H01L2224/16237 , H01L2224/2919 , H01L2224/32237 , H01L2224/32238 , H01L2224/73204 , H01L2224/80006 , H01L2224/80007 , H01L2224/80201 , H01L2224/80903 , H01L2224/81005 , H01L2224/81007 , H01L2224/81191 , H01L2224/81201 , H01L2224/81385 , H01L2224/81801 , H01L2224/81903 , H01L2224/83005 , H01L2224/83007 , H01L2224/83192 , H01L2224/83201 , H01L2224/83385 , H01L2224/8385 , H01L2224/90 , H01L2224/9211 , H01L2924/00014 , H01L2924/01057 , H01L2924/01058 , H01L2924/0665 , H01L2924/12041 , H01L2924/12042 , H05K1/0281 , H05K1/038 , H05K1/189 , H05K2201/10545 , H05K2201/10674 , H05K2203/0108 , Y10T29/4913 , H01L2924/00 , H01L2224/05552
Abstract: 根据本发明，提供有涂有电绝缘材料的导线（3）的基板浸灌有可聚合材料（4）。用于芯片（2）的容放区域（5）通过变形形成在基板（1）的表面上。容放区域（5）采用可聚合材料（4）硬化。芯片（2）设置在容放区域（5）中，并且芯片（2）的电连接区域（8）电连接到基板（1）的导线（3）。
-
公开(公告)号：CN105960706A
公开(公告)日：2016-09-21
申请号：CN201480057663.5
申请日：2014-12-18
Applicant: EV集团E·索尔纳有限责任公司
Inventor： A.费库里
IPC: H01L21/68 , H01L21/324 , H01L21/00
CPC classification number: H01L24/80 , B32B37/0046 , B32B38/1841 , B32B38/1858 , B32B2309/105 , B32B2457/14 , H01L21/187 , H01L21/304 , H01L21/67092 , H01L21/6831 , H01L21/6835 , H01L21/6836 , H01L21/78 , H01L23/544 , H01L24/08 , H01L24/74 , H01L24/75 , H01L24/94 , H01L24/95 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2221/68327 , H01L2221/68363 , H01L2221/68368 , H01L2221/68381 , H01L2223/54426 , H01L2223/54453 , H01L2224/0224 , H01L2224/0381 , H01L2224/0382 , H01L2224/03831 , H01L2224/0384 , H01L2224/08121 , H01L2224/08145 , H01L2224/74 , H01L2224/75251 , H01L2224/75272 , H01L2224/75701 , H01L2224/75702 , H01L2224/75704 , H01L2224/75705 , H01L2224/75724 , H01L2224/75725 , H01L2224/75734 , H01L2224/75735 , H01L2224/75744 , H01L2224/75745 , H01L2224/7598 , H01L2224/80 , H01L2224/80003 , H01L2224/80006 , H01L2224/8001 , H01L2224/80011 , H01L2224/8002 , H01L2224/80047 , H01L2224/80051 , H01L2224/80093 , H01L2224/80099 , H01L2224/8013 , H01L2224/80132 , H01L2224/80201 , H01L2224/80203 , H01L2224/80209 , H01L2224/80213 , H01L2224/80801 , H01L2224/80894 , H01L2224/80907 , H01L2224/92 , H01L2224/94 , H01L2224/95 , H01L2224/97 , H01L2225/06565 , H01L2924/00014 , H01L2924/00012 , H01L2221/68304 , H01L21/68 , H01L21/00 , H01L21/324
Abstract: 本发明涉及用于使第一基片(4)与第二基片(4')接合的方法，其中，第一基片(4)和/或第二基片(4')在接合之前薄化。基片(4,4')可为晶片、半导体基片、金属基片、矿物基片，尤其是蓝宝石基片、玻璃基片或聚合物基片。第一基片(4)和/或第二基片(4')被固定以用于在尤其是具有环形框架(2)的载体(3,3')的载体表面(3o,3o')上薄化和/或接合。第一基片(4)和第二基片(4')在基于基片(4,4')的对应对准标记接合之前与彼此对准且随后尤其是磁性地预固定。基片固定相应地具有用于相应地固定基片(4,4')的基片固定表面(9)，以及相应地具有围绕基片固定表面(9)的载体固定表面(8)或载体固定区域以用于基片固定的相互固定，其中尤其是载体固定表面(8)或载体固定区域为磁化的或可磁化的，或作为备选基片固定可借助于粘合物、借助于夹具、借助于插销系统或者静电地固定至彼此。
-
公开(公告)号：CN102593087A
公开(公告)日：2012-07-18
申请号：CN201210050563.2
申请日：2012-03-01
Applicant: 江苏物联网研究发展中心
Inventor： 于大全
IPC: H01L23/488 , H01L21/603
CPC classification number: H01L24/05 , H01L24/08 , H01L24/80 , H01L2224/0391 , H01L2224/05557 , H01L2224/05567 , H01L2224/05571 , H01L2224/05572 , H01L2224/08147 , H01L2224/80035 , H01L2224/80201 , H01L2224/80345 , H01L2224/80357 , H01L2224/80895 , H01L2224/80896 , H01L2224/80935 , H01L2224/80986 , H01L2924/00014 , H01L2924/14 , H01L2924/00012 , H01L2224/05552 , H01L2924/00
Abstract: 本发明涉及一种用于三维集成混合键合结构及其键合方法，其包括第一衬底；所述第一衬底上设有与第一衬底电连接的键合互连金属，所述键合互连金属对应与第一衬底相连的另一端部内陷形成凹腔；第一衬底上在键合互连金属的周围覆盖有第一介电粘附层，所述第一介电粘附层包围键合互连金属且第一介电粘附层的高度低于键合互连金属的边缘高度。本发明第一介电粘附层的高度低于凸点顶部边缘的高度，当在压力作用下键合时，凸点顶部边缘与第二衬底焊盘先键合，能够阻挡介电粘附层进入键合互连金属与焊盘结合的表面，从而能够避免造成断路及可靠性问题；结构紧凑，工艺操作方便。
-
公开(公告)号：CN102376664A
公开(公告)日：2012-03-14
申请号：CN201110225510.5
申请日：2011-08-08
Applicant: 三菱电机株式会社
IPC: H01L23/48 , H01L25/065 , H01L23/12 , H01L21/48 , H01L21/60
CPC classification number: H01L24/80 , H01L21/6835 , H01L23/49833 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L24/94 , H01L25/0657 , H01L25/50 , H01L29/2003 , H01L29/7322 , H01L2221/6835 , H01L2221/68381 , H01L2224/1146 , H01L2224/11831 , H01L2224/11845 , H01L2224/13144 , H01L2224/16225 , H01L2224/274 , H01L2224/27831 , H01L2224/27845 , H01L2224/29011 , H01L2224/291 , H01L2224/29101 , H01L2224/2919 , H01L2224/32225 , H01L2224/8001 , H01L2224/80013 , H01L2224/80123 , H01L2224/80129 , H01L2224/8013 , H01L2224/80132 , H01L2224/80201 , H01L2224/80203 , H01L2224/80895 , H01L2224/81191 , H01L2224/83191 , H01L2225/06513 , H01L2225/06551 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01068 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/014 , H01L2924/10329 , H01L2924/1305 , H01L2924/14 , H01L2924/1423 , H05K1/14 , H05K2201/047 , H05K2201/10515 , H01L2924/00014 , H01L2924/00 , H01L2924/01014 , H01L2924/01015 , H01L2924/01049 , H01L2924/01031
Abstract: 本发明提供一种能够节减化合物半导体材料并且得到使用了化合物半导体的高性能的半导体元件的半导体装置、半导体电路基板及半导体电路基板的制造方法。半导体电路基板具有晶体管形成基板（10）和电路形成基板（50）。晶体管形成基板（10）是GaN基板，在表面形成BJT（40）。晶体管形成基板（10）的背面平滑，并且在背面具有接触区域。电路形成基板（50）由化合物半导体以外的材料形成，不具有半导体有源元件。电路形成基板（50）为平滑的表面，具有以在表面露出的方式埋入的接触区域（52、54）及无源电路（未图示）。晶体管形成基板（10）和电路形成基板（50）不插入绝缘膜等其他膜地直接接合。
-
Patent Agency Ranking
公开(公告)号：CN104716086A
公开(公告)日：2015-06-17
申请号：CN201410575580.7
申请日：2014-10-24
Applicant: 株式会社东芝
Inventor： 川崎敦子
IPC: H01L21/768 , H01L23/528
CPC classification number: H01L24/24 , H01L21/31144 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/19 , H01L24/80 , H01L24/82 , H01L25/0657 , H01L25/50 , H01L2224/034 , H01L2224/03616 , H01L2224/05572 , H01L2224/05647 , H01L2224/08147 , H01L2224/08148 , H01L2224/215 , H01L2224/24146 , H01L2224/80075 , H01L2224/8009 , H01L2224/80201 , H01L2224/80895 , H01L2224/80896 , H01L2224/821 , H01L2224/96 , H01L2225/06513 , H01L2225/06527 , H01L2924/01013 , H01L2924/01029 , H01L2924/05042 , H01L2924/05442 , H01L2924/00014 , H01L2224/03 , H01L2224/80001
Abstract: 本发明涉及半导体装置的制造方法以及半导体装置。根据实施方式的半导体装置的制造方法，形成第一导电层以及第一绝缘层从表面露出的第一布线层，形成第二导电层以及第二绝缘层从表面露出的第二布线层，通过使所述第一绝缘层的表面中的、包括所述第一导电层的周围的一部分区域比所述第一导电层的表面低来在所述第一绝缘层的表面形成第一非接合面，将所述第一导电层的表面与所述第二导电层的表面连接，并且，将除了所述第一非接合面的所述第一绝缘层的表面与所述第二绝缘层的表面接合。
-
公开(公告)号：CN104576637A
公开(公告)日：2015-04-29
申请号：CN201410553385.4
申请日：2014-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/528 , H01L21/768 , H01L23/52
CPC classification number: H01L21/76883 , H01L21/76805 , H01L23/291 , H01L23/293 , H01L23/3192 , H01L23/538 , H01L23/5385 , H01L23/562 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/10 , H01L24/18 , H01L24/80 , H01L24/89 , H01L25/043 , H01L25/0657 , H01L25/0756 , H01L25/50 , H01L2224/03616 , H01L2224/05124 , H01L2224/05147 , H01L2224/05547 , H01L2224/05624 , H01L2224/05647 , H01L2224/05655 , H01L2224/05684 , H01L2224/80097 , H01L2224/80201 , H01L2224/80357 , H01L2224/80895 , H01L2224/80896 , H01L2224/80948 , H01L2225/06513 , H01L2924/01029 , H01L2924/01322 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了3D集成电路及其形成方法。一种集成电路结构包括封装组件，该封装组件进一步包括具有第一孔隙率的非多孔介电层和位于该非多孔介电层上方并与该非多孔介电层接触的多孔介电层，其中多孔介电层的第二孔隙率高于第一孔隙率。接合焊盘穿透非多孔介电层和多孔介电层。介电势垒层位于多孔介电层上方并与多孔介电层接触。通过介电势垒层而暴露接合焊盘。介电势垒层具有平坦顶面。接合焊盘的平坦顶面高于介电势垒层的底面。
-
公开(公告)号：CN104716086B
公开(公告)日：2018-04-06
申请号：CN201410575580.7
申请日：2014-10-24
Applicant: 东芝存储器株式会社
Inventor： 川崎敦子
IPC: H01L21/768 , H01L23/528
CPC classification number: H01L24/24 , H01L21/31144 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/19 , H01L24/80 , H01L24/82 , H01L25/0657 , H01L25/50 , H01L2224/034 , H01L2224/03616 , H01L2224/05572 , H01L2224/05647 , H01L2224/08147 , H01L2224/08148 , H01L2224/215 , H01L2224/24146 , H01L2224/80075 , H01L2224/8009 , H01L2224/80201 , H01L2224/80895 , H01L2224/80896 , H01L2224/821 , H01L2224/96 , H01L2225/06513 , H01L2225/06527 , H01L2924/01013 , H01L2924/01029 , H01L2924/05042 , H01L2924/05442 , H01L2924/00014 , H01L2224/03 , H01L2224/80001
Abstract: 本发明涉及半导体装置的制造方法以及半导体装置。根据实施方式的半导体装置的制造方法，形成第一导电层以及第一绝缘层从表面露出的第一布线层，形成第二导电层以及第二绝缘层从表面露出的第二布线层，通过使所述第一绝缘层的表面中的、包括所述第一导电层的周围的一部分区域比所述第一导电层的表面低来在所述第一绝缘层的表面形成第一非接合面，将所述第一导电层的表面与所述第二导电层的表面连接，并且，将除了所述第一非接合面的所述第一绝缘层的表面与所述第二绝缘层的表面接合。
-
公开(公告)号：CN104576637B
公开(公告)日：2017-09-26
申请号：CN201410553385.4
申请日：2014-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/528 , H01L21/768 , H01L23/52
CPC classification number: H01L21/76883 , H01L21/76805 , H01L23/291 , H01L23/293 , H01L23/3192 , H01L23/538 , H01L23/5385 , H01L23/562 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/10 , H01L24/18 , H01L24/80 , H01L24/89 , H01L25/043 , H01L25/0657 , H01L25/0756 , H01L25/50 , H01L2224/03616 , H01L2224/05124 , H01L2224/05147 , H01L2224/05547 , H01L2224/05624 , H01L2224/05647 , H01L2224/05655 , H01L2224/05684 , H01L2224/80097 , H01L2224/80201 , H01L2224/80357 , H01L2224/80895 , H01L2224/80896 , H01L2224/80948 , H01L2225/06513 , H01L2924/01029 , H01L2924/01322 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了3D集成电路及其形成方法。一种集成电路结构包括封装组件，该封装组件进一步包括具有第一孔隙率的非多孔介电层和位于该非多孔介电层上方并与该非多孔介电层接触的多孔介电层，其中多孔介电层的第二孔隙率高于第一孔隙率。接合焊盘穿透非多孔介电层和多孔介电层。介电势垒层位于多孔介电层上方并与多孔介电层接触。通过介电势垒层而暴露接合焊盘。介电势垒层具有平坦顶面。接合焊盘的平坦顶面高于介电势垒层的底面。
-
公开(公告)号：CN106486027A
公开(公告)日：2017-03-08
申请号：CN201610756200.9
申请日：2016-08-29
Applicant: 三星显示有限公司
Inventor： 金武谦
IPC: G09F9/33
CPC classification number: H01L24/97 , H01L21/6835 , H01L24/03 , H01L24/80 , H01L24/81 , H01L24/92 , H01L24/95 , H01L2221/68327 , H01L2221/6834 , H01L2221/68368 , H01L2224/03002 , H01L2224/04 , H01L2224/80003 , H01L2224/80201 , H01L2224/80203 , H01L2224/80224 , H01L2224/80401 , H01L2224/80417 , H01L2224/80423 , H01L2224/80424 , H01L2224/80438 , H01L2224/80439 , H01L2224/80444 , H01L2224/80447 , H01L2224/80455 , H01L2224/80464 , H01L2224/80466 , H01L2224/80469 , H01L2224/80471 , H01L2224/80478 , H01L2224/8048 , H01L2224/80484 , H01L2224/81001 , H01L2224/81201 , H01L2224/81203 , H01L2224/81224 , H01L2224/81401 , H01L2224/81417 , H01L2224/81423 , H01L2224/81424 , H01L2224/81438 , H01L2224/81439 , H01L2224/81444 , H01L2224/81447 , H01L2224/81455 , H01L2224/81464 , H01L2224/81466 , H01L2224/81469 , H01L2224/81471 , H01L2224/81478 , H01L2224/8148 , H01L2224/81484 , H01L2224/92 , H01L2224/9222 , H01L2224/95 , H01L2224/95001 , H01L2224/95085 , H01L2224/951 , H01L2224/95136 , H01L2224/95144 , H01L2224/97 , H01L2924/10156 , H01L2924/12041 , H01L2224/03 , H01L2924/00012 , H01L2924/00014 , H01L2924/0106 , H01L2924/01003 , H01L2924/0102 , H01L2224/80 , H01L2224/81 , H01L2221/68304 , H01L21/78 , H01L2221/68381 , G09F9/33
Abstract: 提供了一种制造显示装置的方法和用该方法制造的显示装置。所述方法包括：将包括开口的掩模浸入在溶液中；在掩模的开口中分别安置发光二极管芯片；在掩模下方布置包括在其上的第一布线的第一柔性基底，并且使第一布线对准以分别与掩模的开口对应；将具有与掩模的开口对应的第一布线的第一柔性基底和具有安置在掩模的开口中的发光二极管芯片的掩模一起从溶液中移开；使发光二极管芯片与第一布线彼此结合；提供包括在其上的第二布线的第二柔性基底，并且使第二布线对准以分别与发光二极管芯片对应；以及使发光二极管芯片与第二布线彼此结合以形成显示装置。
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.021 seconds)
