公开(公告)号：KR100660828B1

公开(公告)日：2006-12-26

申请号：KR1019990057209

申请日：1999-12-13

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  김인성

IPC: H01L27/108

Abstract: 실린더형 커패시터 및 그 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 기판과 층간 절연막을 사이에 두고 상기 기판과 연결되는 하부 전극과 상기 하부 전극의 전면을 덮는 유전막과 상기 유전막 상에 형성된 상부 전극을 구비하는 반도체 장치의 커패시터에 있어서, 상기 하부 전극은 단일 실린더형이며 그 내부에 공간을 수직 분할하는 도전성 내벽을 구비하고 있다. 따라서, 상기 도전성 내벽의 표면적 만큼 전극의 표면적이 증가되므로, 커패시터의 커패시턴스는 그에 비례해서 증가된다. 이처럼 본 발명의 커패시터는 종래의 단순한 형태의 실린더 전극에 비해 커패시턴스가 증가되는 잇점이 있다.

公开(公告)号：KR1020060094796A

公开(公告)日：2006-08-30

申请号：KR1020050016265

申请日：2005-02-26

Applicant: 삼성전자주식회사

Inventor： 김상진 ,  여기성 ,  박준수 ,  김병수

IPC: H01L21/027

CPC classification number: G03F7/70466 ,  G03F7/70125 ,  G03F7/70091

Abstract: 개구수 조절수단을 포함하는 다중노광 시스템 및 이를 이용한 다중노광 방법에 대해 개시한다. 그 시스템은 마스크 패턴의 단축방향과 장축방향에 대하여 해상력이 양호한 개구수 조절수단을 포함한다. 그 방법은 마스크 패턴의 단축방향에 대한 해상력이 양호한 제1 개구수 조절수단을 이용하여 첫 번째 노광을 실시하고 이어서 마스크 패턴의 장축에 대한 해상력이 양호한 제2 개구수 조절수단을 이용하여 두 번째 이상의 노광을 실시하거나, 동시에 장착된 제1 개구수 조절수단과 상기 제2 개구수 조절수단을 이용하여 첫 번째 노광과 두 번째 이상의 노광을 순차적으로 실시할 수 있다.
노광, 마스크 패턴, 개구수 조절수단, 해상력

公开(公告)号：KR1020030077863A

公开(公告)日：2003-10-04

申请号：KR1020020016820

申请日：2002-03-27

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  박창민

IPC: H01L21/027

CPC classification number: G03F7/70633 ,  G03F7/70433 ,  G03F7/70466

Abstract: PURPOSE: A multi-exposure method and a record medium for recording the same are provided to be capable of improving the accuracy of overlay by using more than two sub-layouts. CONSTITUTION: Overlay parameters are calculated corresponding to each sub-layout for a multi-exposure. Then, the overlay parameters are inputted to an exposure equipment(400). After obtaining the last alignment parameters by correcting the inputted overlay parameters using the second parameters, which are obtained by carrying out a self-alignment according to each sub-layout, a compulsory correction is carried out(410,420). After exposing all the sub-layouts, a development process is carried out at exposed photoresist(430,440).

Abstract translation: 目的：提供多曝光方法和记录介质，以便通过使用两个以上的子布局提高覆盖的精度。 构成：对于多曝光的每个子布局，计算叠加参数。 然后，将覆盖参数输入到曝光设备（400）。 通过使用通过根据每个子布局执行自对准获得的第二参数来校正输入的覆盖参数来获得最后的对准参数之后，执行强制校正（410,420）。 在暴露所有子布局之后，在曝光的光致抗蚀剂（430,440）处进行显影处理。

公开(公告)号：KR1020010016817A

公开(公告)日：2001-03-05

申请号：KR1019990031955

申请日：1999-08-04

Applicant: 삼성전자주식회사

Inventor： 차동호 ,  박준수 ,  이중현 ,  김인성

IPC: H01L21/027

Abstract: PURPOSE: A mask used for manufacturing a semiconductor is provided to improve critical dimension(CD) difference in a chip located in an edge of a wafer wherein the CD difference is caused by flare in performing an exposure process regarding the wafer. CONSTITUTION: The first region(12) has a circuit pattern and a non-circuit pattern, and light transmits one of the patterns. The second region(14) is located in an outer portion of the first region, and has a light blocking layer for exposure blocking. The third region(16) is located between the first region and the second region. The third region includes an exposure control layer for controlling a quantity of exposure passing through the third region.

Abstract translation: 目的：提供用于制造半导体的掩模，以改善位于晶片边缘的芯片的临界尺寸（CD）差异，其中在执行关于晶片的曝光过程中，CD差异是由闪光引起的。 构成：第一区域（12）具有电路图案和非电路图案，并且光透射其中一个图案。 第二区域（14）位于第一区域的外部，并且具有用于曝光阻挡的遮光层。 第三区域（16）位于第一区域和第二区域之间。 第三区域包括用于控制通过第三区域的曝光量的曝光控制层。

公开(公告)号：KR100266450B1

公开(公告)日：2000-09-15

申请号：KR1019930016206

申请日：1993-08-18

Applicant: 삼성전자주식회사

Inventor： 박준수

IPC: H04N5/74

Abstract: PURPOSE: A shading correction circuit is provided to maintain the brightness of the entire screen by adding R, G and B output signals with a shading correction pulse. CONSTITUTION: An R/G/B demodulation block(31) demodulates R, G and B signals in a video signal and outputs -R, -G and -B signals. A pulse generation block(32) receives horizontal and vertical blanking signals separated from the video signal and generates a shading correction pulse. Adders(33,34,35) add the R, G and B signals of the R/G/B demodulation block(31) with a shading correction pulse of the pulse generation block(32) and outputs the result. Finally shading-corrected -R', -G' and -B' signals are output from the adders(33,34,35).

Abstract translation: 目的：提供一种阴影校正电路，通过增加具有阴影校正脉冲的R，G和B输出信号来保持整个屏幕的亮度。 构成：R / G / B解调块（31）解调视频信号中的R，G和B信号，并输出-R，-G和-B信号。 脉冲发生块（32）接收与视频信号分离的水平和垂直消隐信号并产生阴影校正脉冲。 加法器（33,34,35）用R / G / B解调块（31）的R，G和B信号加上脉冲发生块（32）的阴影校正脉冲，并输出结果。 最后，加法器（33,34,35）输出阴影校正的-R'，-G'和-B'信号。

公开(公告)号：KR1020000051889A

公开(公告)日：2000-08-16

申请号：KR1019990002592

申请日：1999-01-27

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  김인성

IPC: G03F9/00

CPC classification number: G03F7/70633 ,  G03F9/7003 ,  G03F9/7023 ,  G03F9/7038 ,  G03F9/7042

Abstract: PURPOSE: A mask including an overlay key for correcting the arrangement and a method for correcting the arranging using the mask are provided to correct the arranging errors which are included in the initial mask which is used in manufacturing a semiconductor device. CONSTITUTION: A method for correcting the arranging using a mask including an overlay key for correcting the arrangement comprises the steps of forming a substance layer on a substrate, forming a first overlay key in a first field of the substance layer and forming a second overlay key in another field which is adjacent to the first field, forming the first overlay key in one field and forming the second overlay in the first field, and analysing the piled-up state of the first and second overlay keys.

Abstract translation: 目的：提供一种包括用于校正布置的覆盖键的掩模和用于校正使用掩模的布置的方法，以校正包括在用于制造半导体器件的初始掩模中的布置误差。 构成：使用包括用于校正布置的覆盖键的掩模来校正布置的方法包括以下步骤：在基底上形成物质层，在物质层的第一场中形成第一覆盖键并形成第二覆盖键 在与第一场相邻的另一场中，在一个场中形成第一重叠键并在第一场中形成第二重叠，并分析第一和第二重叠键的堆积状态。

公开(公告)号：KR1020000004459A

公开(公告)日：2000-01-25

申请号：KR1019980025895

申请日：1998-06-30

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  이중현

IPC: H01L27/10

Abstract: PURPOSE: A method for manufacturing a semiconductor memory device is provided to prevent misalignment when forming a fine pattern and a contact hole. CONSTITUTION: The method for manufacturing a semiconductor memory device comprises the steps of: forming a first interlayer insulation film(740) on a exposed area of a substrate(700) and a gate pattern; forming a first bit line contact hole(800) on a memory cell area by etching the first interlayer insulation film; forming a first bit line pad(730) by depositing a conductive materials on the first bit line contact hole; forming a second interlayer insulation film(750) on the first bit line pad and the first interlayer insulation film; forming a storage area contact hole in a memory cell area and a second bit line contact hole in a peripheral circuit area by etching a predetermined area of the first and second interlayer insulation films; forming a storage pad(770) and a second bit line pad(780) by depositing a conductive materials in the storage contact hole and the second bit line contact hole; forming a third interlayer insulation film(790) on the second interlayer insulation film, the storage pad and second bit line pad; etching the second and third interlayer insulation films so as to expose a part of the first and second bit line pads; forming a bit line on the exposed first and second bit line pads and the third interlayer insulation film; forming a fourth interlayer insulation film(840) on the third interlayer insulation film and the bit line; and forming a storage contact hole(850) by etching the fourth interlayer insulation film so that a part of the storage pad can be exposed, and forming a storage node(860) by depositing a conductive materials on the storage contact hole.

Abstract translation: 目的：提供一种制造半导体存储器件的方法，以在形成精细图案和接触孔时防止未对准。 构成：半导体存储器件的制造方法包括以下步骤：在衬底（700）和栅极图案的暴露区域上形成第一层间绝缘膜（740）; 通过蚀刻第一层间绝缘膜在存储单元区域上形成第一位线接触孔（800）; 通过在第一位线接触孔上沉积导电材料形成第一位线焊盘（730）; 在所述第一位线焊盘和所述第一层间绝缘膜上形成第二层间绝缘膜（750）; 通过蚀刻第一和第二层间绝缘膜的预定区域，在外围电路区域中的存储单元区域和第二位线接触孔中形成存储区接触孔; 通过在所述存储接触孔和所述第二位线接触孔中沉积导电材料来形成存储焊盘（770）和第二位线焊盘（780） 在所述第二层间绝缘膜上形成第三层间绝缘膜（790），所述存储焊盘和所述第二位线焊盘; 蚀刻第二和第三层间绝缘膜以暴露第一和第二位线焊盘的一部分; 在暴露的第一和第二位线焊盘和第三层间绝缘膜上形成位线; 在所述第三层间绝缘膜和所述位线上形成第四层间绝缘膜（840）; 以及通过蚀刻所述第四层间绝缘膜形成存储接触孔（850），使得所述存储焊盘的一部分能够露出，并且通过在所述存储接触孔上沉积导电材料形成存储节点（860）。

公开(公告)号：KR1020000004453A

公开(公告)日：2000-01-25

申请号：KR1019980025889

申请日：1998-06-30

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  손창진

IPC: H01L21/28

Abstract: PURPOSE: A manufacturing method of semiconductor device is disclosed for stably forming a contact hole of a memory cell region and a periphery circuit region having a large difference of etching depth. CONSTITUTION: The method comprises the steps of: forming a first interlayer insulating film(400) coating both memory cell region and periphery circuit region of a semiconductor substrate(100) on which a gate electrode(200) is formed; and simultaneously forming a first landing pad(520) for contacting the memory cell region and a second landing pad(540) for contacting the periphery circuit region on the first interlayer insulating film. The method also includes the steps of: forming a second interlayer insulting film(600) on the entire surface of the resulting structured materials; and simultaneously forming a first and second contact hole connected to a first and a second landing pad(520, 540) in a second interlayer insulting film(600). Thereby, it is possible to ensure a sufficient overlay margin without increasing a misalign margin by making uniform the etching depth in etching the contact hole of the memory cell region and the periphery circuit region.

Abstract translation: 目的：公开了用于稳定地形成存储单元区域的接触孔和蚀刻深度差大的外围电路区域的半导体器件的制造方法。 构成：该方法包括以下步骤：形成涂覆形成有栅电极（200）的半导体衬底（100）的存储单元区域和外围电路区域的第一层间绝缘膜（400） 并且同时形成用于接触存储单元区域的第一着陆焊盘（520）和用于接触第一层间绝缘膜上的外围电路区域的第二着陆焊盘（540）。 该方法还包括以下步骤：在所得结构材料的整个表面上形成第二层间绝缘膜（600）; 并且同时形成连接到第二层间绝缘膜（600）中的第一和第二着陆焊盘（520,540）的第一和第二接触孔。 由此，可以通过在蚀刻存储单元区域和外围电路区域的接触孔中使蚀刻深度均匀化而确保足够的覆盖边缘而不增加不对准边缘。

公开(公告)号：KR1019990085647A

公开(公告)日：1999-12-15

申请号：KR1019980018202

申请日：1998-05-20

Applicant: 삼성전자주식회사

Inventor： 박준수

IPC: H04N5/72

Abstract: 광투사장치에 마련되어 있는 투사렌즈로부터 입사되는 화상광을 평행광으로 만들어 주는 프레넬렌즈와, 그와 근접되도록 배치되어 입사되는 평행광으로부터 영상을 형성하여 확산시키는 렌티큘러 렌즈의 돌출형 단위 렌즈 사이에 등간격으로 배치되도록 형성된 정방형 사다리꼴 돌출부의 전면과 양측면 모두에 블랙스트라이프를 형성하여 그 면적비율이 증대시킴으로써 발산광을 보다 효율적으로 흡수하여 영상의 콘트라스트를 향상시킨 프로젝션 텔레비젼 스크린이 개시된다.

公开(公告)号：KR100219673B1

公开(公告)日：1999-09-01

申请号：KR1019960034284

申请日：1996-08-19

Applicant: 삼성전자주식회사

Inventor： 김동하 ,  박준수

IPC: G03B21/28 ,  G03B21/53 ,  G03B33/12

CPC classification number: H04N5/7441

Abstract: 프로젝터용 렌즈유니트가 개시되어 있다. 이 개시된 렌즈유니트는 램프쪽에서 입사된 광을 균일광으로 바꾸어주는 스크램블러와; 스크램블러와 화상을 생성하는 액정패널 사이의 광경로 상에 배치되어 스크램블러를 통과한 광이 액정패널의 전면에 조사되도록 하는 이미지렌즈; 및 이미지렌즈와 액정패털 사이의 광경로 상에 배치되어 이미지렌즈를 투과한 광을 평행광으로 바꾸어주는 콜리메이팅렌즈를 포함하며, 이미지렌즈로 양의 파우어를 갖는 제1이미지렌즈와, 양의 파우어를 갖는 제2이미지렌즈를 포함하여 된 것을 특징으로 한다.