-
-
-
公开(公告)号：KR1019970053875A
公开(公告)日：1997-07-31
申请号：KR1019950062171
申请日：1995-12-28
Applicant: 삼성전자주식회사
IPC: H01L27/06
Abstract: 본 발명은 정전하 방전 특성을 개선하기 위한 입력 보호 회로의 배치도에 관한 것으로, 입력패드 아래에 상기 입력패드와 연결되는 모스 트랜지스터 및 다이오드로 구성된 입력 보호 회로를 형성시킬 수 있는 배치도를 구비함으로써, 입력패드에 순간적인 고전압이 가해질 경우 모스 트랜지스터를 통하여 흐르는 순간적인 방전 전류를 크게 증가시킬 수 있는 정전하 방전 특성을 개선하기 위한 입력 보호 회로의 배치도를 제공한다. 본 발명에 의하면, 반도체장치의 면적을 증가시키지 않으면서 EDS내압을 크게 증가시킬 수 있어 고집적 반도체 장치의 신뢰성을 개선시킬 수 있다.
-
-
公开(公告)号：KR1019970003199A
公开(公告)日：1997-01-28
申请号：KR1019950015397
申请日：1995-06-12
Applicant: 삼성전자주식회사
IPC: G11C7/00
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
전원라인의 전압강하를 최소화하는 반도체 메모리 장치의 배치 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
전원라인의 전압강하를 최소화하는 반도체 메모리의 배치 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
복수개의 입출력단자와 비트라인을 프리차아지하는 전원라인을 포함하고, 상기 전원라인 전압강하를 방지하기 위한 반도체 메모리 장치의 배치 방법에 있어서 제 1메인워드라인 디코더의 좌우에 인접하여 전원라인을 공유하는 제 1메인 셀 어레이와 제 2메인 셀 어레이와, 상기 제 1메인 셀 어레이와 제 2메인 셀 어레이의 하부의 센스증폭기와 라이트 드라이브가공통으로 포함된 회로부에 이격되고 제 2메인 워드라인디코더의 좌우에 위치하며 전원전압라인을 공유하는 제 3메인 셀어레이와 제 4메인 셀 어레이로 배치되는 것을 요지로 한다.
4. 발명의 중요한 용도
전원라인의 전압이 강화된 반도체 메모리 장치에 적합하게 사용된다.-
Patent Agency Ranking
公开(公告)号：KR1019960039231A
公开(公告)日：1996-11-21
申请号：KR1019950007970
申请日：1995-04-06
Applicant: 삼성전자주식회사
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야;
반도체 메모리 장치에 있어서 패드구조
2. 발명이 해결하려고 하는 기술적 과제;
반도체 칩내부의 패드구조를 변형하여 면적이 감속된 패드구조를 제공함에 있다.
3. 발명의 해결방법의 요지;
인접한 두 어드레스 패드사이의 정전기 방전 방지용 트랜지스터의 소오스인 접지전원을 같은 웰에 공통으로 배치함으로써 주위의 활성보호라인을 한번만 사용할 수 있는 구조를 제공함에 있다.
4. 발명의 중요한 용도;
반도체 메모리 장치를 만드는 공정.-
公开(公告)号：KR1019950021490A
公开(公告)日：1995-07-26
申请号：KR1019930028363
申请日：1993-12-18
Applicant: 삼성전자주식회사
IPC: G11C5/14
Abstract: 본 발명은 고집적 메모리소자에 채용되는 기술로서 외부전원전압을 소망의 레벨로 낮춘 내부전원전압으로 공급하는 내부전원전압공급회로에 관한 것으로, 본 발명에 의한 내부전원전압공급회로는, 기준신호와 내부전원전압 신호를 각각 입력하고 이 입력에 대응하여 오프셋을 발생시키는 서로 다른 크기를 가지는 2개의 임력트랜지스터로 이루어지는 오프셋 발생회로와, 상기 기준신호와 내부전원전압신호를 각각 입력하여 상기 오프셋에 대응하여 상기 내부전원전압신호의 전압레벨을 강하시키는 파워-엎제어회로를 구비하는 회로구성을 개시 하고 있다. 이와 같은 본 발명에 의한 내부전원전압공급회로는 레벨다운된 기준신호 및 내부전원전압 int, Vcc를 입력하여 이에 대응된 오프셋을 발생시키고 또한 파워-엎제어회로를 구비함에 의해, 내부 전원전압 int, Vcc의 킥엎현상을 방지하는 효과가 있다. 그리고 내부전원전압의 변동에 근거한 동일침상의 내부회로들의 동작속도의 저하문제가 방지할 수 있으며, 칩의 선택 및 비선택시 내부전원전압의 레벨 강하 또는 증가현상을 최대한 억제할 수 있다. 그래서 칩의 파워-엎시 계속적으로 차동증폭 동작을 수행함에 의해 안정적인 내부전원전압을 공급하는 것과 같이 궁극적으로 신뢰성있는 내부전원전압을 공급할 수 있는 잇점이 있다.
-
公开(公告)号：KR1019950009738A
公开(公告)日：1995-04-24
申请号：KR1019930017808
申请日：1993-09-06
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 본 발명은 리던던시회로를 가지는 반도체 메모리장치에 관한 것으로, 특히 리던던시회로는 인접하는 노말셀블럭과 워드라인을 공유하여 인접하지 않은 노말셀블럭의 불량노말셀과의 치환시에는 치환된 리던던시셀의 워드라인 지정을 인접하는 노말셀블럭의 워드라인지정에 의해 수행하는 것을 특징으로 한다. 따라서, 본 발명은 리던던시회로의 구성을 간략화할 수 있다.
-
-
-
-
-
-
-
-
Search Results
147
records
(took 0.02 seconds)
