-
公开(公告)号：KR100144926B1
公开(公告)日：1998-08-17
申请号：KR1019950002248
申请日：1995-02-08
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 공정이 단순하고 파티클로 인한 오염을 방지할 수 있는 반도체 장치의 비아콘택(via contact)에 관하여 개시한다. 본 발명은 반도체기판상에 하부 도전막, 캡층 및 층간절연막을 순차적으로 형성하는 단계와, 상기 층간절연막상에 사진공정에 의해 포토레지스트막 패턴을 형성하는 단계와, 상기 층간절연막과 캡층의 표면일부를 상기 포토레지스트막 패턴을 식각마스크로 하여 식각함으로써 비아홀을 형성하는 단계와, 상기 바이홀을 매립하는 상부 도전막을 형성하는 단계를 포함하여 상기 하부 도전막과 접속된다. 본 발명에 의하면, 비아홀의 식각시 하부 도전막에 직접적인 영향을 주지 않으므로써 비아불량을 방지할 수 있고, 공정을 단순화하여 생산성을 향상시킬 수 있다.
-
公开(公告)号：KR2019980015413U
公开(公告)日：1998-06-25
申请号：KR2019960028641
申请日：1996-09-09
Applicant: 삼성전자주식회사
IPC: F24C7/02
Abstract: 본고안에의한전자렌지의중량감지장치는, 식품(f)의중량에따른조리시간의산정시상기모터(130)의회전수(예컨데, 분당 6회전) 증가에따른회전받침(40)의진동을감소시키고중량감지센서(140)의감지횟수를증가시켜정확한조리시간이산정되도록된 것을특징으로하므로이와같이구성된본 고안은식품(f)의중량에따른조리시간을정확히산정하여조리시간에알맞게조리하여식품(f)의고유의맛을낼 수있는매우뛰어난효과가있다.
Abstract translation: 减少转台40的振动，根据重量检测的微波炉的装置增加食物（F）的重量熟马达130国会传输的（例如G.，每分钟6转数）在的时间的计算根据由于在纸 而且其特征在于所述至通过估计正确的烹饪时间用于感测的重量传感器140的数量可以增加，因为在这种方式配置的主题创新是食物根据食品的重量准确地计算烹饪时间（F）制备如烹饪时间适当 （F）有优异的效果，可以显著uigo味道。
-
公开(公告)号：KR2019980004193U
公开(公告)日：1998-03-30
申请号：KR2019960015590
申请日：1996-06-12
Applicant: 삼성전자주식회사
Inventor： 이정희
IPC: F24C7/02
Abstract: 본고안은전자렌지꼬치구이용액세서리에관한것으로, 특히전자렌지조리실의회전접시에탑재되어회전하는받침대와, 상기받침대와결합하여통탉등의바베큐요리에사용되는샤프트바베큐가구비된전자렌지고치구이용액세서리에있어서, 상기샤프트바베큐에삽입되어회전하는부시바베큐를구비하여구성됨을특징으로하는전자렌지꼬치구이용액세서리에관한것이다.
Abstract translation: 微波串焙烧内的文章涉及一种附件，特别是电子和休息，被安装在一个旋转板在烤箱烹调室旋转，所述基座和联接到tongtak如茧烘箱设置有用于烧烤烹饪烤配件轴烤架微波 还有一个灌木烧烤，插入烤肉架并旋转。
-
-
-
Patent Agency Ranking
公开(公告)号：KR1019970023797A
公开(公告)日：1997-05-30
申请号：KR1019950037800
申请日：1995-10-28
Applicant: 삼성전자주식회사
Inventor： 이정희
IPC: H01L21/304
Abstract: 반도체장치의 제조에서 문제가 되는 이물질의 발생을 방지하는 방법이 개시되어 있다.
본 발명은 반도체장치의 제조방법에 있어서 에지부를 제외한 웨이퍼 전면에 에칭보호막을 형성시키는 단계, 에지부를 제외한 전면에 에칭보호막이 형성된 웨이퍼를 전면에 걸쳐 에칭하는 단계 및 상기 에칭 후 남아있는 에칭보호막을 제거하는 단계를 구비하여 이루어진 웨이퍼 에지 에칭공정을 구비함을 특징으로 한다. 따라서, 반도체장치의 제조과정에서 이물질의 발생을 방지하는 효과가 있다.-
公开(公告)号：KR1019960032603A
公开(公告)日：1996-09-17
申请号：KR1019950002248
申请日：1995-02-08
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 공정이 단순하고 파티클로 인한 오염을 방지할 수 있는 반도체 장치의 비아콘택(via contact)에 관하여 개시한다. 본 발명은 반도체 기판상에 하부 도전막, 캡층 및 층간절연막을 순차적으로 형성하는 단계와, 상기 층간 절연막상에 사진공정에 의해 포토레지스트막 패턴을 형성하는 단계와, 상기 층간절연막과 캡층의 표면일부를 상기 포토레지스트막 패턴을 식각마시크로 하여 식각함으로써 비아홀을 형성하는 단계와, 상기 비아홀을 매립하는 상부 도전막을 형성하는 단계를 포함하여 상기 하부 도전막과 접속된다. 본 발명에 의하면, 비아홀의 식각시 하부 도전막에 직접적인 영향을 주지 않으므로써 비아불량을 방지할 수 있고, 공정을 단순화하여 생산성을 향상시킬 수 있다.
-
-
-
-
-
-
-
Search Results
238
records
(took 0.022 seconds)
