-
公开(公告)号：KR1019970004523A
公开(公告)日：1997-01-29
申请号：KR1019950017187
申请日：1995-06-23
Applicant: 한국전자통신연구원
IPC: H04L27/01
Abstract: 본 발명은 16/21/64 QAM 방식을 위한 이퀄라이저(equalizer) 및 그 계수 갱신 방법에 관한 것으로서, 그 제1특징은, 통신이 두절되었을 때에 등화시키는 이퀄라이저에 있어서, 제어신호에 따라 입력신호를 변환하는 신호변환부와, 상기 신호변환부에 의해 출력된 신호를 소정의 시간단위만큼씩 지연차를 두면서 소정개수의 지연된 신호를 출력하는 지연부와, 입력된 피계산 신호와 소정개수의 상기 지연부에 의해 지연되면서 출력된 각각의 신호들을 소정의 계산방법으로 계산하여 출력하는 계산부와, 상기 계산부의 출력신호와 상기 신호변환부의 출력신호를 입력받아 새로운 계수를 계산하여 현재의 계수를 갱신하여 상기 계산부로 피계산 신호로서 출력하는 계수갱신부 및 상기 계산부의 출력신호를 입력받아 전송된 심벌을 추정하여 추정된 심벌을 출력하 고 상기 신호변환부로 제어신호를 출력하는 추정제어부를 포함하는 데에 있고, 그 제2특징은, 통신이 두절되었을 때에 등화시키는 이퀄라이저의 계수 갱신방법에 있어서, 소정개수의 상수들을 소정의 값으로 초기화 하는 제1과정과, 제1입력신호와 제2입력신호를 입력받은 제2과정과, 상기 이퀄라이저의 출력값이 2개의 소정의 값 사이에 있으면 현재의 계수를 다음의 계수로 정하여 계수를 갱신하지 않고, 상기 이퀄라이저의 출력값이 상기 2개의 소정의 값 사이에 있지 않으면 상기 제1과정에서 초기화한 상수들과 상기 제2과정에서 입력받은 신호들을 기초로 하여 다음 계수를 갱신하는 제3과정 및 상기 제3과정에서 결정된 다음 계수를 출력하고 상기 제2과정으로 진행하는 제4과정을 포함하는 데에 있으며, 그러므로 그 효과는 주 모뎀과 다수개의 종 모뎀들 사이의 통신이 두절되었을 때에 훈련 시퀀스를 사용하지 않고 등화하므로 수렴 후의 잔류오차가 작고 수렴속도도 빠르다는 데에 있다.
-
92.发明授权자체 라우팅(Self-routing) 방식을 이용한 디지틀이동통신 제어국의 패킷교환 처리장치 및 방법 失效PACKET SWITCHING AND ITS METHOD OF MOBILE COMMUNICATION CONTROL STATION OF SELF ROUTING
公开(公告)号：KR1019960011971B1
公开(公告)日：1996-09-06
申请号：KR1019930027113
申请日：1993-12-09
Applicant: 한국전자통신연구원
Abstract: a plurality of packet router connecting apparatus 10 including a packet data processing section, a transmitting section and a receiving section for outputting a parallel segment of N-bytes unit of a packet into a packet bus part according to a control signal after storing packet data of serial type to convert them into the packet data of parallel type which is transmitted from each subsystem in a control station; a packet bus control device including a bus control section and a serial communication connection section for accessing a bus-using right in the related packet router connecting apparatus in case of being packet data by sequentially checking the packet router connecting apparatus; a packet bus means establishing the each packet router connecting apparatus and the packet bus control device and slots inserting a data bus and a control signal bus of N bytes, the packet router connecting apparatus and the packet bus control device.
Abstract translation: 包括分组数据处理部分，发送部分和接收部分的多个分组路由器连接装置10，用于在存储分组数据的分组数据之后，根据控制信号将分组的N字节单位的并行段输出到分组总线部分 串行类型将其转换成从控制站中的每个子系统发送的并行类型的数据包; 分组总线控制装置，包括总线控制部分和串行通信连接部分，用于通过顺序地检查分组路由器连接装置，在分组数据的情况下访问相关分组路由器连接装置中的总线使用权限; 分组总线意味着建立每个分组路由器连接装置和分组总线控制装置以及插入N字节的数据总线和控制信号总线的插槽，分组路由器连接装置和分组总线控制装置。
-
-
公开(公告)号：KR1019960006468B1
公开(公告)日：1996-05-16
申请号：KR1019930008079
申请日：1993-05-11
Applicant: 한국전자통신연구원
IPC: H04L12/00
Abstract: generating a material structure having data for a director, boundary order, a frame offset (PN chip), and the number of calls assigned, equally to the number of frame boundaries; initializing the generated material; making a channel controlling part of a mobile station at a standby state; if there is a requirement for the reception/transfer of the mobile station, assigning a corresponding channel boundary information management and a channel component; returning to the standby state in the previous step; if there is a requirement for taking back the channel component, reducing the order of the frame boundary; making the channel component to be reused at the assigned state by taking back the channel component; returning to the standby state of the channel controlling part; if there is a requirement of channel component assignment for a soft hand off, designating the channel component to assign; increasing the order of the frame boundary; assigning the channel component through information of the frame boundary; and returning to the standby state of the channel controlling part.
Abstract translation: 生成具有用于导向器，边界顺序，帧偏移（PN码片）的数据的资料结构以及与帧边界数目相等的分配呼叫数; 初始化生成的材料; 使待机状态下的移动站的信道控制部分; 如果需要移动台的接收/传送，则分配相应的信道边界信息管理和信道分量; 在上一步中返回待机状态; 如果要求收回信道分量，则减小帧边界的顺序; 通过回收信道分量使得信道分量在分配状态下被重用; 返回到信道控制部分的待机状态; 如果需要用于软切换的信道分量分配，则指定要分配的信道分量; 增加帧边界的顺序; 通过帧边界的信息分配信道分量; 并返回到信道控制部分的待机状态。
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019950022488A
公开(公告)日：1995-07-28
申请号：KR1019930030027
申请日：1993-12-27
Applicant: 한국전자통신연구원
Abstract: 본 발명은 패킷교환 기능을 필요로 하는 데이타 통신 장치, 이동 통신 기지국 장치 또는 교환장치등에서 고속데이타 처리, 프로토콜 처리 및 다양한 부호화 형태등을 수요하는 패킷접속 장치를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여 본 발명은, 부호화 및 선로 접속부(*1), HDLC처리부(*2), 로직 처리부(*4), 패킷 데이타 저장부(*5), 메모리부(*3)를 구비한 다수의 통신채널 보드와, 패킷버스 접속부(*6)를 구비하여 고속 데이타 처리, 프로토콜 및 다양한 부호화 형태처리등을 수용한다.
-
公开(公告)号：KR1019940017425A
公开(公告)日：1994-07-26
申请号：KR1019920026107
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H04L12/12
Abstract: 본 발명은 기지국 장치내의 시스팀 버스 아비트레이션 회로에 관한 것이다.
본 발명은, n개의 장치의 시스팀 버스 사용의사를 나타내는 신호(Slin 내지 Snin)를 입력으로 받는 n개의 인버터(I1 내지 In)와, 상기 n개의 인버터(I1 내지 In)의 출력을 일 입력단으로 입력받고, 타입력단은 버스사용 여부를 나타내는 신호(Snout 내지 Sn-
1 out)를 입력받는 n개의 부정 논리곱 처리수단(NOR1 내지 NORn)과, 상기 n개의 장치에 입력단이 연결되고 출력단은 시스팀 버스에 연결되며 제어단은 상기 n개의 부정 논리곱 처리 수단(NOR1 내지 NORn)의 출력단에 연결되는 n개의 라인드라이버(BF1 내지 BFn)를 구비한 것을 특징으로 한다.-
公开(公告)号：KR1019940017187A
公开(公告)日：1994-07-26
申请号：KR1019920026131
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H03K19/00
Abstract: 본 발명은 중첩 메모리의 장애를 검출하여 복원 가능한 경우에는 복원하고, 불 가능한 경우에는 장애상황을 알려주는 장애 검출 및 제거회로에 관한 것이다.
본 발명은, 상호 배타적 OR 게이트(U1 내지 U3)와, OR 게이트(U7,U8,U17 내지 U19)와, 값을 실을수 있는 D플립플롭(F1* 내지 F3*)과, 3상태 버퍼(U20 내지 U22)를 구비한다.
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.02 seconds)
