-
公开(公告)号：KR1020100019921A
公开(公告)日：2010-02-19
申请号：KR1020080097000
申请日：2008-10-02
Applicant: 한국전자통신연구원
IPC: H04B7/26
CPC classification number: H04W72/0493 , H04W72/10
Abstract: PURPOSE: A service providing method in a wireless communication system, and a method and an apparatus for resource allocation are provided to lower service charge of users by increasing frequency use efficiency and to enable new profit creation of a service provider. CONSTITUTION: A resource allocator(202) compartmentalizes service offered to user into any one of first and second services and preferentially assigns frequency channel capacity to a service classified into the first service. A wireless communication module(201) provides service data to a user terminal based on radio resource especially allocated by each service. The first service is the service providing the service data in a real time.
Abstract translation: 目的：提供无线通信系统中的服务提供方法，以及用于资源分配的方法和装置，通过提高频率使用效率并使服务提供商能够创造新的利益来降低用户的服务费用。 构成：资源分配器（202）将提供给用户的服务划分为第一和第二服务中的任何一个，并优先地将频道容量分配给分类到第一服务的服务。 无线通信模块（201）基于每个服务特别分配的无线电资源向用户终端提供业务数据。 第一个服务是实时提供服务数据的服务。
-
公开(公告)号：KR1020090065332A
公开(公告)日：2009-06-22
申请号：KR1020070132827
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H04B1/06
CPC classification number: H04L27/0014 , H04L2027/0026 , H04L2027/0046 , H04L2027/0065 , H04L2027/0069
Abstract: A frequency error estimator using the second order loop filter in a mobile communication system and an operating method thereof are provided to supply high estimation accuracy without damaging tracing about time variation of a frequency. A correlator(10) produces a correlation value through a received signal and a reference code. An FED(Ferquency Error Detector)(20) produces a cross-product error through the correlation value. The FED detects a frequency error through the correlation value about a previous sample from the correlator. The frequency error is filtered so that a loop filter improves an S/N(Signal to Noise) ratio.
Abstract translation: 提供了一种在移动通信系统中使用二阶环路滤波器的频率误差估计器及其操作方法，以提供高估计精度，而不损害关于频率的时间变化的跟踪。 相关器（10）通过接收信号和参考码产生相关值。 FED（频率误差检测器）（20）通过相关值产生交叉乘积误差。 FED通过关联来自相关器的先前样本的相关值来检测频率误差。 频率误差被滤波，使得环路滤波器改善了S / N（信噪比）比。
-
公开(公告)号：KR1020090065331A
公开(公告)日：2009-06-22
申请号：KR1020070132826
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H04L1/08
CPC classification number: H04L1/0047 , H03M13/2957 , H03M13/3927 , H04L1/0061 , H04L1/08
Abstract: A method and a device for decoding a turbo code are provided to give a weighted value to a systematic bit by comparing a received error data with a LLR(Log Likelihood Ratio) value of the systematic bit of a retransmission data. A transceiving part(110) exchanges a data with a transmitter which transmits the data. The transceiving part exchanges an encoded data by using a turbo code as a channel code. A decoding part(120) decodes the received data by using a turbo decoder. An error checking part(130) checks an error of the data. A memory(140) stores the data. A LLR calculation part(150) calculates a LLR value of a systematic bit of the data. A comparing part(160) compares the LLR value of the systematic bit of the data. A data generating part(170) generates a coupling data.
Abstract translation: 提供一种用于对turbo码进行解码的方法和装置，通过将接收到的误差数据与重发数据的系统比特的LLR（对数似然比）值进行比较，给予系统比特的加权值。 收发部分（110）与发送数据的发送机交换数据。 收发部分通过使用turbo码作为信道码来交换编码数据。 解码部分（120）通过使用turbo解码器解码所接收的数据。 错误检查部分（130）检查数据的错误。 存储器（140）存储数据。 LLR计算部分（150）计算数据的系统比特的LLR值。 比较部分（160）比较数据的系统比特的LLR值。 数据生成部（170）生成耦合数据。
-
公开(公告)号：KR100901280B1
公开(公告)日：2009-06-09
申请号：KR1020070044653
申请日：2007-05-08
Applicant: 한국전자통신연구원
CPC classification number: G06F7/727
Abstract: 본 발명은 모듈러(modulo) 3 연산 장치 및 방법에 관한 것으로, 보다 상세하게는 최소의 논리회로로부터 4*M 비트(bit) 이진 정수 N에 대한 모듈러 3 연산을 수행할 수 있는 연산 방법에 관한 것이다. 종래의 모듈러 연산 장치는 두 개의 카운터를 모두 해당 정수만큼 카운트 해야 하므로 입력된 정수 N이 클수록 많은 연산 시간을 소요하게 되는 단점이 있다. 이에 본 발명에서는, 두 번의 AND 연산에 따른 논리회로의 추가로 효율적으로 임의의 정수 N에 대한 모듈러 3의 연산을 수행하여 보다 신속한 모듈러 결과값을 산출할 수 있는 모듈러 3 연산 기술을 마련하고자 한다.
모듈러 3, 속도정합, 3GPP-
公开(公告)号：KR100864012B1
公开(公告)日：2008-10-16
申请号：KR1020070039727
申请日：2007-04-24
Applicant: 한국전자통신연구원
Abstract: 이동통신 시스템 기지국에서 스케쥴링 오류 탐지 및 프로토콜 데이터 유닛 인코딩 기술에 관한 것으로, 무선망 제어기와 기지국사이에 호를 설정하고 시스템 정보 업데이트를 수행하며, 기지국에서 모든 단일 주파수망에 대하여 방송채널 프로토콜 데이터 유닛(BCH PDU) 및 제어 정보를 초기화하고, 단일 주파수망에 대하여 시스템 정보 조합 시 세그먼트 타입에 따라 시스템 정보 업데이트의 스케쥴링 정보 오류 발생을 감지하며, 오류가 발생하지 않는 경우 시스템 정보 방송채널 프로토콜 데이터 유닛을를 인코딩하는 것을 특징으로 한다. 본 발명에 의하면, 기지국에서 시스템 정보 조합 시 시스템 정보 업데이트의 스케줄링 정보 오류에 의한 BCCH 스케줄링 오류를 즉각적으로 감지하고 이를 감지하는 경우에는 모든 단일 무선망에 대한 시스템 정보 업데이트를 취소함으로써, 단말에 오류가 발생한 BCH PDU가 전송되는 것을 방지하며, 단말의 서비스 불능 상태를 방지할 수 있다.
BCH(Broadcast Channel), ASN.1 Encoding, System Information-
Patent Agency Ranking
公开(公告)号：KR1020080052164A
公开(公告)日：2008-06-11
申请号：KR1020070039727
申请日：2007-04-24
Applicant: 한국전자통신연구원
CPC classification number: H04W72/1226
Abstract: A method for detecting a scheduling error and encoding a protocol data unit at a node B of a UMTS(Universal Mobile Telecommunications System) is provided to prevent a BCH PDU(Broadcast Channel Protocol Data Unit) with an error from being transmitted to a user terminal and thus to prevent the user terminal from being out of service. A method for detecting a scheduling error and encoding a protocol data unit comprises the following steps. If a Node B receives a system information update request message from an RNC(Radio Network Controller)(202), it renews system information for every SFN(Single Frequency Network)(204). Current segment information on the segments of IB(Information Block) occurrence indexes of all IB types is loaded(206), and the SFN is set to be IB_SEG_POS(208). Subsequently, for the BCH PDU corresponding to the set SFN, a scheduling information error in a system information update is checked on the basis of each segment type(210). If it is determined that there is a scheduling error on the system information update(212), the Node B cancels the system information update for every SFN(214), and sends a BCCH scheduling error to the RNC(216). On the other hand, if it is determined that there is a scheduling error on the system information update, BCH scheduling without an error is performed on the current SFN using the scheduling information(218). The SFN value is increased by IB_SEG_REP(220), if the increased SFN value is less than 4096(222), the procedure proceeds to the step S210. If the BCH PDU encoding for every SFN is performed, and if the increased SFN value is 4096, it is checked whether a total bit size of the control information of the BCH PDU for every SFN is 246 bits(224). On the contrary, if the BCH PDU for every SFN is generated without an error in the step S224, the Node B sends the BCH PDU to the UE every 20ms through the PCCPCH(Primary Common Control Physical Channel)(226).
Abstract translation: 提供了一种用于在UMTS（通用移动通信系统）的节点B处检测调度错误并对协议数据单元进行编码的方法，以防止具有错误的BCH PDU（广播信道协议数据单元）被发送到用户终端 从而防止用户终端停止服务。 用于检测调度错误并对协议数据单元进行编码的方法包括以下步骤。 如果节点B从RNC（无线电网络控制器）（202）接收到系统信息更新请求消息，则它更新每个SFN（单频网络）（204）的系统信息。 所有IB类型的IB（信息块）出现索引的段的当前段信息被加载（206），并且SFN被设置为IB_SEG_POS（208）。 随后，对于与设置的SFN对应的BCH PDU，基于每个段类型（210）检查系统信息更新中的调度信息错误。 如果确定在系统信息更新（212）上存在调度错误，则节点B对每个SFN（214）取消系统信息更新，并向RNC（216）发送BCCH调度错误。 另一方面，如果确定在系统信息更新中存在调度错误，则使用调度信息（218）对当前SFN执行没有错误的BCH调度。 SFN值增加IB_SEG_REP（220），如果增加的SFN值小于4096（222），则过程进行到步骤S210。 如果执行每个SFN的BCH PDU编码，并且如果增加的SFN值是4096，则检查每个SFN的BCH PDU的控制信息的总比特大小是否为246比特（224）。 相反，如果在步骤S224中生成每个SFN的BCH PDU而没有错误，则节点B通过PCCPCH（主公共控制物理信道）（226）将每隔20ms的BCH PDU发送给UE。
-
公开(公告)号：KR100821123B1
公开(公告)日：2008-04-14
申请号：KR1020060114417
申请日：2006-11-20
Applicant: 한국전자통신연구원
IPC: H04J11/00
CPC classification number: H04L27/2614 , H04B1/0475 , H04L27/2628
Abstract: An amplitude and phase predistortion apparatus and a predistorting method thereof, and an OFDM transmission system using the same and a transmitting method thereof are provided to minimize the calculation complexity for the system and to reduce a PAPR(Peak-to-Average Power Ratio). An amplitude and phase predistortion apparatus includes a measuring unit(21), a calculating unit(22), and a distorting unit(23). The measuring unit measures the contribution between IFTT multi-carrier and an OFDM symbol made by combining the multi-carriers. The calculating unit calculates a signal size and a phase coefficient to be added to each carrier signal based on the measured contribution. The distorting unit distorts each constellation point with corresponding size and phase using the signal size and the phase coefficient.
Abstract translation: 提供了幅度和相位预失真装置及其预失真方法，以及使用该方法和其发送方法的OFDM传输系统，以最小化系统的计算复杂度并降低PAPR（峰值平均功率比）。 振幅和相位预失真装置包括测量单元（21），计算单元（22）和失真单元（23）。 测量单元测量IFTT多载波与通过组合多载波所产生的OFDM符号之间的贡献。 计算单元基于测量的贡献来计算要添加到每个载波信号的信号大小和相位系数。 畸变单元使用信号大小和相位系数来扭曲具有相应尺寸和相位的每个星座点。
-
98.发明公开
公开(公告)号：KR1020070061166A
公开(公告)日：2007-06-13
申请号：KR1020060054262
申请日：2006-06-16
Applicant: 한국전자통신연구원
CPC classification number: G06F17/142 , G06F9/345 , H04L27/265
Abstract: A method for generating a memory address in an FFT system and a twiddle factor generator using the same are provided to minimize an area of an IC chip and reduce power consumption in an R2^2SDF(Radix-2-square Single-path Delay Feedback) type FFT processor by reducing a memory size for storing twiddle factors. A memory address calculator(200) generates a temporary address value for the second twiddle factor based on the previously generated first twiddle factor, generates a memory address based on the temporary memory address, and outputs a control signal based on the temporary memory address for the second twiddle factor. A twiddle factor storing part(100) stores the second twiddle factor value by corresponding to the memory address of the twiddle factor output from the memory address calculator, and outputs an actual and imaginary number part of the second twiddle factor value to a controller(300). The controller outputs the second twiddle factor value output from the twiddle factor storing part to the system based on a control signal output from the memory address calculator.
Abstract translation: 提供了一种用于在FFT系统中产生存储器地址的方法和使用其的旋转因子产生器，以使IC芯片的面积最小化并降低R2 ^ 2SDF（基2平方单路延迟反馈）中的功耗， 通过减少用于存储旋转因子的存储器大小来形成FFT处理器。 存储器地址计算器（200）基于先前产生的第一旋转因子生成第二旋转因子的临时地址值，基于临时存储器地址生成存储器地址，并且基于临时存储器地址输出控制信号 第二旋转因子 旋转因子存储部分（100）通过对应于从存储器地址计算器输出的旋转因子的存储器地址存储第二旋转因子值，并将第二旋转因子值的实数和虚数部分输出到控制器（300） ）。 控制器基于从存储器地址计算器输出的控制信号将从旋转因子存储部分输出的第二旋转因子值输出到系统。
-
公开(公告)号：KR100724533B1
公开(公告)日：2007-06-04
申请号：KR1020060050720
申请日：2006-06-07
Applicant: 한국전자통신연구원
Abstract: A multi-channel processing system and a band pass filtering method thereof are provided to selectively generate a channel by varying a filter coefficient of a band pass filter through a controller, thereby offering a simple-structured and efficient multi-channel processing system with only one band pass filter irrespective of the number of channels to be generated. A channel selection input unit(300) inputs a channel select signal which contains on/off information of each channel(FA: Frequency Assignment). A controller(210) stores data which includes the number of filter coefficients, the number of overall receiving channels(FAs) of a system, baseband filter coefficients, intervals among the channels(FAs), and central/sampling frequencies of the channels(FAs), then generates a filter coefficient corresponding to the channel select signal by using the data. A band pass filter(240) varies preset filter coefficients according to the filter coefficient, and filters a channel to be filtered from an input signal.
Abstract translation: 提供了多通道处理系统及其带通滤波方法，以通过控制器通过改变带通滤波器的滤波器系数来选择性地产生通道，由此提供了一种简单结构且高效的多通道处理系统，其仅具有一个 带通滤波器，而不管要产生的信道的数量如何。 频道选择输入单元（300）输入包含每个频道的开/关信息（FA：频率分配）的频道选择信号。 控制器（210）存储包括滤波器系数的数量，系统的总接收信道（FA）的数量，基带滤波器系数，信道间间隔（FA）以及信道（FA）的中央/采样频率 ），然后通过使用该数据产生对应于该频道选择信号的滤波器系数。 带通滤波器（240）根据滤波器系数改变预设滤波器系数，并且从输入信号中滤波要滤波的信道。
-
公开(公告)号：KR100678493B1
公开(公告)日：2007-02-02
申请号：KR1020040097827
申请日：2004-11-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 에스디알(SDR) 기반의 모뎀 플랫폼 장치 및 운용 방법에 관한 것이다. 본 발명에 따른 SDR 기반의 모뎀 플랫폼 장치는, 무선 데이터를 송수신하는 RF 아날로그 모듈; RF 아날로그 모듈로부터 수신한 아날로그 신호를 디지털 형태의 데이터로 변환하는 ADC 모듈; ADC 모듈로부터 수신된 데이터를 데이터 모뎀 신호 처리하거나 상위 계층에서 수신된 데이터를 데이터 모뎀 신호 처리하기 위해서 데이터 전송 경로를 결정하는 단일의 FPGA 모듈; FPGA 모듈의 데이터 전송 경로에 따라 수신된 데이터를 데이터 모뎀 신호 처리하는 DSP 모듈; FPGA 모듈과 DSP 모듈을 제어하거나 DSP 모듈 및 FPGA 모듈과 데이터를 송수신하는 호스트 CPU 모듈; FPGA 모듈과 상위 계층과의 데이터 송수신을 처리하는 외부 인터페이스 모듈; 및 수신된 데이터를 아날로그 신호로 변환하여 RF 아날로그 모듈로 송신하는 DAC 모듈을 포함한다. 본 발명에 따르면, 디지털 통신 시스템의 구현에 있어서, 본 발명에서 제시한 방법으로 플랫폼을 구성할 경우, 하나의 공통된 하드웨어 플랫폼만으로 다양한 변복조 규격을 빠른 시간에 쉽게 구성할 수 있으므로, 개발 기간을 단축시키고, 최적의 성능 시험을 수행할 수 있도록 한 것이다.
SDR, 모뎀 플랫폼, FPGA, DSP, ADC, DAC
-
-
-
-
-
-
-
-
-
Search Results
212
records
(took 0.027 seconds)
