-
-
公开(公告)号：KR1019940016897A
公开(公告)日：1994-07-25
申请号：KR1019920024458
申请日：1992-12-16
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 이종접합 바이폴라 트랜지스터에 관한 것으로, 상기 에너지밴드갭이 상대적으로 작은 물질로 베이스층(4)을 형성하고 에너지밴드갭이 베이스층(4)보다 상대적으로 큰 물질로 에미터층(5)을 형성하며, 베이스층(4)과 에미터층(5) 사이에 에너지밴드갭이 상대적으로 큰 물질로 이루어지는 복수의 전위장벽(6b)과 에너지밴드갭이 상대적으로 작은 물질로 이루어지는 복수의 우물(6b)이 교번적으로 형성된 다중양자우물(6c)이 삽입되는 것이 특징이다.
-
公开(公告)号：KR1019940003234A
公开(公告)日：1994-02-21
申请号：KR1019920011790
申请日：1992-07-02
IPC: H04L7/00
Abstract: 본 발명은 전전자 교환기의 망동기 장치의 슬립 검출기를 이용하여 기준입력에 포함된 지터를 흡수하는 방법에 관한 것으로, 외부 입력클럭이 지터 성분을 포함하고 있는 경우 슬립 검출기를 이용하여서 슬립 발생을 검출할 뿐만이 아니라 지터 성분을 흡수함으로써 정확도가 높고 고안정도의 클럭을 시스템에 제공하는 효과를 갖는다.
-
-
公开(公告)号：KR1019930011177B1
公开(公告)日：1993-11-24
申请号：KR1019900021809
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: The three layers for a vertical device isolation having several devices on a substrate is prepared by forming 1st epitaxial layer (2) for the device on a gallium arsenide substrate (1), depositing a 200-1000∦ aluminium gallium arsenide layer (3) at 640-690 deg.C thereon, depositing an insulating gallium arsenide layer (4) of a proper thickness at the low temperature of 200 deg.C, depositing a 200-1000 ∦ aluminum gallium arsenide layer (5) at 640-690 deg.C, depositing a gallium arsenide layer (7) thereon.
Abstract translation: 通过在砷化镓衬底（1）上形成用于器件的第一外延层（2），将200-1000μm的砷化铝镓层（3）沉积在第一外延层（2）上，制备用于在衬底上具有多个器件的垂直器件隔离的三层 640-690℃，在200℃的低温下沉积适当厚度的绝缘砷化镓层（4），在640-690度沉积200-1000℃的砷化铝镓层（5）。 C，在其上沉积砷化镓层（7）。
-
Patent Agency Ranking
公开(公告)号：KR1019930015091A
公开(公告)日：1993-07-23
申请号：KR1019910024511
申请日：1991-12-26
Applicant: 한국전자통신연구원
IPC: H01L29/772 , H01L29/778
Abstract: 본 발명은 갈륨비소 화합물 반도체 장치의 제조방법에 관한 것이고 갈륨비소 반도체 장치를 제조하는 방법에 있어서, 갈륨비소 기판상에 감광막을 도포한후 감광막의 패턴을 형성하고 습식식각법으로 기판을 식각하는 공정과, 식각된 기판에 감률비소초기층(6)과 알루미늄비소층(7) 및 갈륨비소활성층(8)을 순차로 성장시키는 에피택시층 성장공정과, 상기 공정에서 성장된 에피택시층상에 오믹접촉금속(5)을 형성하는 공정및 부식액으로 상기 알루미늄 비소층(7)만을 선택적으로 식각하는 공정을 포함하는 것을 특징으로 하는 갈륨비소 반도체 장치의 제조방법.
-
-
-
公开(公告)号：KR1019920007078B1
公开(公告)日：1992-08-24
申请号：KR1019890020671
申请日：1989-12-30
IPC: H04L7/00
Abstract: In space clock board assembly comprising the network synchronizing device of TDX, the two lines of the 16.384 MHz clock pulse CP2 and the frame pulse FP2 of 8 KHz speed having a synchronizing signal with the CP2, respectively are connected to the clock selection mode (2). The clock generator (3) generates a CP3 of 8.192 MHz speed and a CP3D having a phase difference of 90 degree to the CP3 by selecting one line of the two lines. The FP3 of 8 KHz speed having a synchronizing signal with CP3 is transfered to a space switching device through the clock buffer element (6). The clock information is provided at clock selection mode (2) by inspecting the clock interrupt state with clock supervisory means (5) connected to receiver (1).
Abstract translation: 在包括TDX的网络同步装置的太空时钟板组件中，16.384MHz时钟脉冲CP2的两条线和具有CP2的同步信号的8KHz速度的帧脉冲FP2分别连接到时钟选择模式（2 ）。 时钟发生器（3）通过选择两条线路中的一条线，产生8.192MHz速度的CP3和具有与CP3相差90度的CP3D。 具有与CP3同步信号的8KHz速度的FP3通过时钟缓冲器元件（6）传送到空间切换装置。 通过用连接到接收机（1）的时钟监视装置（5）检查时钟中断状态，在时钟选择模式（2）提供时钟信息。
-
-
-
-
-
-
-
-
-
Search Results
269
records
(took 0.035 seconds)
