中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

151 records (took 0.027 seconds)

    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION
    92.
    发明专利
    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION 未知

    公开(公告)号：MX2025000827A

    公开(公告)日：2025-03-07

    申请号：MX2025000827

    申请日：2022-02-23

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： LI JING YA ,  LIM CHONG SOON ,  TEO HAN BOON ,  KUO CHE-WEI ,  SUN HAI WEI ,  WANG CHU TONG ,  ABE KIYOFUMI ,  NISHI TAKAHIRO ,  TOMA TADAMASA ,  KATO YUSUKE

    IPC: H04N19/52 ,  H04N19/593

    Abstract: Un codificador (100) incluye circuitos y una memoria acoplada a los circuitos. Los circuitos, en funcionamiento: determinan si un tamaño de un bloque actual, que es una unidad para la que se genera una lista de candidatos a vector que incluye candidatos a vector, es menor o igual que un umbral (S3001); cuando el tamaño del bloque actual es menor o igual que el umbral (SÍ en S3001), generan la lista de candidatos a vector registrando un candidato a vector de movimiento basado en la historia (HMVP) en la lista de candidatos a vector desde una tabla HMVP sin realizar un primer proceso de poda (S3002); cuando el tamaño del bloque actual es mayor que el umbral (NO en S3001), generan la lista de candidatos a vectores realizando el primer proceso de poda y registrando el candidato a vector HMVP en la lista de candidatos a vector desde la tabla HMVP (S3003); y codifican el bloque actual usando la lista de candidatos a vector (S3004).

    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION
    93.
    发明专利
    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION 未知

    公开(公告)号：MX2025000823A

    公开(公告)日：2025-03-07

    申请号：MX2025000823

    申请日：2021-08-06

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA ,  KUO CHE-WEI ,  ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

    IPC: H04N19/52 ,  H04N19/105 ,  H04N19/119 ,  H04N19/159 ,  H04N19/176

    Abstract: Se proporciona un codificador (100) que incluye: circuitería; y una memoria acoplada a la circuitería, en el cual en operación, la circuitería: genera una imagen de predicción de un bloque actual a ser procesado, por medio del uso de un primer vector de movimiento (paso S3001); y actualiza una tabla de predictores de vectores de movimiento basados en la historia (HMVP) por medio del uso de un primer candidato que tiene el primer vector de movimiento, la tabla de HMVP almacena, en un método de primera entrada-primera salida (FIFO), una pluralidad de segundos candidatos cada uno que tiene un segundo vector de movimiento usado para un bloque procesado (paso S3002), y en la actualización de la tabla de HMVP, la circuitería: determina si un tamaño del bloque actual es menor que o igual a un tamaño umbral (paso S30021); y omite la actualización de la tabla de HMVP (paso S30022) cuando se determina que el tamaño del bloque actual es menor que o igual al tamaño umbral (Si en el paso S30021).

    Codificador, descodificador, método de codificação e método de decodificação
    99.
    发明专利
    Codificador, descodificador, método de codificação e método de decodificação 未知

    公开(公告)号：BR112021017765A2

    公开(公告)日：2022-04-26

    申请号：BR112021017765

    申请日：2020-06-15

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

    IPC: H04N19/577

    Abstract: codificador, descodificador, método de codificação e método de decodificação. a presente invenção refere-se a um codificador (100) que inclui circuitos e memória conectada aos circuitos. o circuito, em operação: deriva, como primeiro parâmetro, uma soma total dos valores absolutos das somas dos valores de gradiente horizontal, respectivamente, para pares de posições relativas dos pixels; deriva, como um segundo parâmetro, uma soma total de valores absolutos de somas de valores de gradiente vertical, respectivamente, para os pares de posições de pixel relativas; deriva, como um terceiro parâmetro, uma soma total de valores de diferença de pixel relacionados à horizontal, respectivamente, para os pares de posições de pixel relativas; deriva, como um quarto parâmetro, uma soma total de valores de diferença de pixel relacionados à vertical, respectivamente, para os pares de posições de pixel relativas; deriva, como um quinto parâmetro, uma soma total de somas relacionadas à vertical de valores de gradiente horizontal, respectivamente, para os pares de posições de pixel relativas; e gera uma imagem de previsão a ser usada para codificar o bloco atual usando o primeiro, segundo, terceiro, quarto e quinto parâmetros.

    Codificador, decodificador, método de codificação, e método de decodificação
    100.
    发明专利
    Codificador, decodificador, método de codificação, e método de decodificação 未知

    公开(公告)号：BR112021023637A2

    公开(公告)日：2022-03-29

    申请号：BR112021023637

    申请日：2020-06-18

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  DRUGEON VIRGINIE ,  KATO YUSUKE

    IPC: H04N19/70

    Abstract: codificador, decodificador, método de codificação, e método de decodificação. a presente invenção refere-se a um codificador (100) incluindo memória (a2) e circuitos (a1) acoplados à memória (a2) (incluindo os métodos associados). o circuito (a1), para cada uma das subcamadas temporais para escalabilidade temporal diferente da escalabilidade espacial, armazena os primeiros parâmetros nas informações de melhoria complementares (sei) do período de armazenamento em buffer e codifica os primeiros parâmetros. os primeiros parâmetros apresentam atrasos iniciais na temporização para extrair dados de um buffer de imagem codificado (cpb). o circuito (a1) armazena um segundo parâmetro no período de buffer sei e codifica o segundo parâmetro. o segundo parâmetro indica um número total de subcamadas temporais. um valor do segundo parâmetro é igual a um valor de um terceiro parâmetro que é codificado em um conjunto de parâmetros de sequência e indica um número total de subcamadas temporais.

Patent Agency Ranking