-
公开(公告)号：FR3153955A1
公开(公告)日：2025-04-11
申请号：FR2310780
申请日：2023-10-09
Applicant: ST MICROELECTRONICS INT NV
Inventor： GRIL-MAFFRE JEAN-MICHEL , EVA CHRISTOPHE
IPC: H04L9/28
Abstract: Le système de lecture d’une clé de chiffrement/déchiffrement (10) comporte au moins un premier mot (32) comprenant une pluralité de bits (B31, B32, B33, B34, B35, B36, B37, B38), le système comportant : - un premier moyen de comparaison (21), - un premier moyen de délivrance (12), - un deuxième moyen de comparaison (22), et - un deuxième moyen de délivrance (13). Figure pour l’abrégé : Fig 2
-
公开(公告)号：FR3153953A1
公开(公告)日：2025-04-11
申请号：FR2310585
申请日：2023-10-04
Applicant: ST MICROELECTRONICS INT NV
Inventor： RIVOIRARD FREDERIC , LEFEVRE GREGOIRE
IPC: H03F1/56
Abstract: Circuit diviseur de fréquence La présente description concerne un circuit diviseur de fréquence (200) comprenant : - une première bascule (201) ; - un premier amplificateur de sortie (202) ayant au moins une entrée (+, -) reliée à au moins une sortie (Q+, Q-) de ladite première bascule (201) ; - une deuxième bascule (203) ayant au moins une entrée (D+, D-) reliée à au moins une sortie (OUT+, OUT-) dudit premier amplificateur de sortie (202) ; - un deuxième amplificateur de sortie (204) ayant au moins une entrée (+, -) reliée à au moins une sortie (Q+, Q-) de ladite deuxième bascule (203), et ayant au moins une sortie (OUT+, OUT-) reliée à une entrée (D+, D-) de ladite première bascule (201). Figure pour l'abrégé : Fig. 2
-
公开(公告)号：FR3153934A1
公开(公告)日：2025-04-11
申请号：FR2310687
申请日：2023-10-05
Applicant: ST MICROELECTRONICS INT NV
Inventor： COLPANI PAOLO , LIVELLARA LUISITO
Abstract: Transistor HEMT La présente description concerne un transistor HEMT comprenant : - une première couche semiconductrice (13) ; - une grille (15) disposée sur une première surface de la première couche semiconductrice (13) ; - une première couche de passivation (17) comprenant au moins une sous-couche d'un premier matériau diélectrique sur les côtés de la grille, la première couche de passivation s'étendant en outre sur une première partie de ladite surface de la première couche semiconductrice ; et - une deuxième couche de passivation (19), distincte de la première couche de passivation (19), comprenant au moins une sous-couche du même premier matériau diélectrique sur une deuxième partie de ladite surface de la première couche semiconductrice à côté de la première couche de passivation. Figure de l'abrégé : Fig. 1
-
公开(公告)号：FR3153488A1
公开(公告)日：2025-03-28
申请号：FR2310038
申请日：2023-09-22
Applicant: ST MICROELECTRONICS INT NV
Inventor： HOUDEBINE MARC , MAJCHERCZAK SYLVAIN , SIBILLE FLORENT
IPC: H04W12/47 , H04L27/18 , H04L43/0852
Abstract: Dispositif de communication sans contact par modulation active de charge La présente description concerne un Dispositif (100) de communication sans contact par modulation de charge active, comprenant au moins : - un circuit de réception (110) configuré pour recevoir en entrée un signal de réception issu d’un champ électromagnétique destiné à être reçu par une antenne (102) et délivrer en sortie un premier signal d’horloge ; - un circuit de transmission (116) comprenant une sortie couplée à l’antenne (102) et destiné à délivrer sur sa sortie un signal de modulation en phase avec le signal de réception ; - un circuit de compensation (118) d’un premier retard du premier signal d’horloge dû au circuit de réception (110) et à l’amplitude du signal de réception, configuré pour déterminer une valeur de déphasage à appliquer sur un signal d’entrée du circuit de transmission (116) pour compenser le premier retard. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3153433A1
公开(公告)日：2025-03-28
申请号：FR2310260
申请日：2023-09-27
Applicant: ST MICROELECTRONICS INT NV
Inventor： JOUANNEAU THOMAS , ENGINGER LEA
Abstract: Circuit de fourniture d'un signal d'horloge La présente description concerne un circuit (180) de fourniture d'un signal d'horloge comprenant un sélecteur (320) d'un signal parmi plusieurs signaux d'horloge (CK50,CK100,CK150,CK200); un commutateur (225) entre le sélecteur et un nœud de fourniture (NOUT) du signal d'horloge sélectionné, le circuit (180) étant configuré pour que l'application d'une commande de sélection d'un des signaux d'horloge provoque, dans l'ordre, l'ouverture du commutateur (225), la sélection du signal via le sélecteur (320), et la fermeture du commutateur (225). Figure pour l'abrégé : Fig. 3
-
Patent Agency Ranking
公开(公告)号：FR3153432A1
公开(公告)日：2025-03-28
申请号：FR2310175
申请日：2023-09-26
Applicant: ST MICROELECTRONICS INT NV
Inventor： BLANC JEAN-PIERRE , VERHAEREN SARAH
Abstract: Circuit de correction pour circuit à bande interdite La présente description concerne un circuit de correction (CORR) pour un circuit à bande interdite (1) comprenant un premier transistor bipolaire (Q1) et un deuxième transistor bipolaire (Q1, Q2), le circuit à bande interdite étant configuré pour fournir une tension (Vref) continue et stable en température à partir des premier et deuxième transistors bipolaires (Q1, Q2), le circuit de correction étant configuré pour générer un courant de correction (Icorr) égal à une différence de courant de base (Ib1, Ib2) desdits premier et deuxième transistors (Q1, Q2), et injecter le courant de correction (Icorr) sur l'émetteur d'un desdits premier et deuxième transistors bipolaires (Q1) de sorte à corriger une erreur sur la tension (Vref) stable en température résultant d'une différence de gain en courant entre lesdits premier et deuxième transistors bipolaires (Q1, Q2). Figure pour l'abrégé : Fig. 3
-
公开(公告)号：FR3153211A1
公开(公告)日：2025-03-21
申请号：FR2309886
申请日：2023-09-19
Applicant: ST MICROELECTRONICS INT NV
Inventor： BARTHELEMY FLORENT , HOUDEBINE MARC , GARCIA LAURENT JEAN
Abstract: Dispositif de communication sans contact par modulation active de charge doté d’un circuit d’extraction de signal d’horloge à seuil dynamique La présente description concerne un dispositif (100) de communication sans contact par modulation de charge active, comprenant au moins : - un circuit d’extraction de signal d’horloge (106) configuré pour recevoir en entrée un signal de réception et délivrer en sortie un signal d’horloge ayant une première valeur lorsque le signal de réception est supérieur à un seuil du circuit d’extraction de signal d’horloge et ayant une deuxième valeur lorsque le signal de réception est inférieur au seuil ; - un circuit (108) de modification de la valeur du seuil, configuré pour réduire la valeur du seuil lorsque la valeur du signal d’horloge est égale à la première valeur, ou pour augmenter la valeur du seuil lorsque la valeur du signal d’horloge est égale à la deuxième valeur. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3153185A1
公开(公告)日：2025-03-21
申请号：FR2309779
申请日：2023-09-15
Applicant: ST MICROELECTRONICS INT NV
Inventor： DE CRUZ MICHAEL , BARREAU LAURENT
Abstract: Composant électronique La présente description concerne un composant électronique (100) comprenant : – une puce de circuit intégré (119) ; – un boîtier (111, 113) entourant la puce de circuit intégré ; et – au moins une première région conductrice (107) revêtant au moins partiellement une face de la puce de circuit intégré, la première région conductrice comprenant un alliage comportant majoritairement du bismuth. Figure pour l’abrégé : Fig. 2
-
公开(公告)号：FR3152917A1
公开(公告)日：2025-03-14
申请号：FR2309484
申请日：2023-09-08
Applicant: ST MICROELECTRONICS INT NV
Inventor： ARNAUD ARTHUR
Abstract: Dispositif électronique La présente description concerne un dispositif comprenant un pixel (10), le pixel comprenant une première région (16, 24) dopée d'un premier type de conductivité et une deuxième région (26) dopée d'un deuxième type de conductivité, la première région comprenant des première (16) et deuxième (24) couches formant une hétérojonction, la première couche (16) étant en un matériau semiconducteur et la deuxième couche (24) comprenant des boites quantiques, la deuxième région (26) étant en contact avec la deuxième couche (24), la première couche (16) étant latéralement entourée par un mur conducteur isolé (18), la concentration de dopants de la première couche (16) étant supérieure à celle de la deuxième couche (24). Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3146559B1
公开(公告)日：2025-03-07
申请号：FR2302253
申请日：2023-03-10
Applicant: ST MICROELECTRONICS INT NV
Inventor： CHESNEAU DAVID
IPC: H02M1/08
Abstract: Machine d'état asynchrone pour un convertisseur à découpage La présente description concerne une machine d'état fini asynchrone comprenant plusieurs états reliés par des transitions chacune mise en œuvre par une bascule D (FF-HS2LS, FF-LS2HS, FF-LS2OFF, FF-OFF2HS). Chaque bascule fournit un bit (b1 ; b2, b3 ; b4) d'un état d'arrivée de la transition correspondante, et reçoit un bit d'un état de départ de cette transition sur son entrée de donnée (D) et un premier signal (CK1, CK2, CK3, CK4) dédié à la bascule sur son entrée de commande. Un circuit fournit, pour chaque transition, un deuxième signal (R1, R2, R3, R4) de requête de la transition. Un autre circuit (C2) génère à partir des deuxièmes signaux, à chaque requête d'une transition et en l'absence d'impulsion des premiers signaux, une impulsion du premier signal dédié à la bascule de cette transition, et une impulsion du premier signal dédié à chaque bascule fournissant un bit à la bascule de la transition. Figure pour l'abrégé : Fig. 3
-
-
-
-
-
-
-
-
-
Search Results
140
records
(took 0.024 seconds)
