中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1622 records (took 0.028 seconds)

    CAPTEUR D'IMAGE
    101.
    发明专利
    CAPTEUR D'IMAGE 未知

    公开(公告)号：FR3043250A1

    公开(公告)日：2017-05-05

    申请号：FR1560422

    申请日：2015-10-30

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： ROY FRANCOIS ,  ARE PHILIPPE

    IPC: H01L27/146

    Abstract: L'invention concerne un capteur d'image comprenant un circuit de commande et une pluralité de pixels (300), chaque pixel comportant : une zone photosensible (PD), une zone de stockage (SD) sensiblement rectangulaire adjacente à la zone photosensible, et une zone de lecture (315) ; des première et deuxièmes électrodes (309, 311) verticales isolées connectées électriquement l'une avec l'autre, en vis-à-vis l'une de l'autre, et délimitant la zone de stockage, la première électrode s'étendant entre la zone de stockage et la zone photosensible, la deuxième électrode comprenant un prolongement coudé (311B) en regard d'une première extrémité de la première électrode, la zone de stockage débouchant sur la zone photosensible du côté de la première extrémité, le circuit de commande étant adapté à appliquer un premier potentiel aux première et deuxième électrodes pour effectuer un transfert de charges, et un deuxième potentiel pour bloquer ledit transfert.

    Verfahren zum Managen des Betriebs eines Testmodus eines Logikbauteils mit Wiederherstellung des Zustandes vor dem Test
    102.
    发明专利
    Verfahren zum Managen des Betriebs eines Testmodus eines Logikbauteils mit Wiederherstellung des Zustandes vor dem Test 未知

    公开(公告)号：DE112015003151T5

    公开(公告)日：2017-04-27

    申请号：DE112015003151

    申请日：2015-05-28

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (GRENOBLE 2) SAS

    Inventor： DAVEAU JEAN-MARC ,  ROCHE PHILIPPE ,  FUIN DIDIER

    IPC: G01R31/3187 ,  G01R31/317 ,  G01R31/3185

    Abstract: Vorrichtung (5) mit einer integrierten Schaltung mit einer Menge von N Flip-Flops (1 bis 4), die über ihren jeweiligen Testeingang (ti) und ihren jeweiligen Testausgang (tq) in Reihe gekoppelt sind, um eine Kette von N Flip-Flops (1 bis 4) zu bilden. Die Vorrichtung (5) umfasst eine Steuerschaltung (7), die dazu konfiguriert ist, nach einem normalen Betriebsmodus der Flip-Flops (1 bis 4) die N Flip-Flops (1 bis 4) in einen Testmodus zu setzen, in dem der Testeingang (ti) des ersten Flip-Flops (1) der Kette eine erste Sequenz von Testbits empfangen soll, einen Speicher (6), der dazu konfiguriert ist, die Sequenz von N Werten, die durch den Testausgang (tq) des letzten Flip-Flops (4) der Kette geliefert werden, aufzuzeichnen, wobei die Steuerschaltung dazu konfiguriert ist, am Testeingang (ti) des ersten Flip-Flops (1) der Kette zu liefern, die Sequenz von N gespeicherten Werten empfangen soll, um den Zustand der N Flip-Flops vor ihrem Setzen in den Testmodus wiederherzustellen.

    Verfahren zum Managen des Betriebs einer redundanten Mehrheitsentscheidungsschaltung und zugehörige Vorrichtung
    103.
    发明专利
    Verfahren zum Managen des Betriebs einer redundanten Mehrheitsentscheidungsschaltung und zugehörige Vorrichtung 未知

    公开(公告)号：DE112015002991T5

    公开(公告)日：2017-04-20

    申请号：DE112015002991

    申请日：2015-06-26

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： DAVEAU JEAN-MARC ,  CLERC SYLVAIN ,  ROCHE PHILIPPE

    IPC: G06F11/14 ,  G01R31/3185 ,  G06F11/18 ,  G06F11/267

    Abstract: Verfahren zum Managen des Betriebs eines Logikbauteils (2) mit einer Mehrheitsentscheidungsschaltung (3) und einer ungeraden Anzahl von Flip-Flops (4 bis 6) mindestens gleich drei, wobei das Verfahren Folgendes umfasst: a) nach einem normalen Betriebsmodus des Bauteils ein Setzen des Bauteils (2) in einen Testmodus, in dem: – ein Flip-Flop (4) des Logikbauteils (2) in einen Testmodus gesetzt wird, – ein Testsignal (TI) in den Testeingang (ti) des getesteten Flip-Flops (4) eingespeist wird, – der Logikzustand der anderen Flip-Flops (5 und 6) eingefroren wird und – das Testausgangssignal (TQ) analysiert wird, dann, b) am Ende des Tests ein neues Setzen des Bauteils (2) in einen normalen Betriebsmodus, wobei die Mehrheitsentscheidungsschaltung (3) automatisch den Wert des Ausgangssignals (Q) des Bauteils (2), der vor der Einleitung des Tests existierte, wiederherstellt.

    MODULATEUR ELECTRO-OPTIQUE INTEGRE
    105.
    发明专利
    MODULATEUR ELECTRO-OPTIQUE INTEGRE 未知

    公开(公告)号：FR3041115A1

    公开(公告)日：2017-03-17

    申请号：FR1558668

    申请日：2015-09-16

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： BAUDOT CHARLES ,  DOUIX MAURIN FELICIEN ,  BOEUF FREDERIC ,  CREMER SEBASTIEN

    IPC: G02F1/025

    Abstract: L'invention concerne un modulateur de phase électro-optique (31) comprenant un guide d'onde (41) comportant, sur un support isolant (37), une bande de silicium monocristallin (33) et une bande de silicium polycristallin (35) de même épaisseur et dopées de types de conductivité opposés, lesdites bandes étant adjacentes et séparées l'une de l'autre par une couche d'interface isolante (43), chacune des bandes se prolongeant latéralement par une extension (47, 51) couplée à un contact électrique (49, 53).

    FORMATION DE CONTACTS OHMIQUES POUR UN DISPOSITIF DOTE D'UNE REGION EN MATERIAU III-V ET D'UNE REGION EN UN AUTRE MATERIAU SEMI-CONDUCTEUR
    106.
    发明专利
    FORMATION DE CONTACTS OHMIQUES POUR UN DISPOSITIF DOTE D'UNE REGION EN MATERIAU III-V ET D'UNE REGION EN UN AUTRE MATERIAU SEMI-CONDUCTEUR 未知

    公开(公告)号：FR3040533A1

    公开(公告)日：2017-03-03

    申请号：FR1558060

    申请日：2015-08-31

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： RODRIGUEZ PHILIPPE ,  GHEGIN ELODIE ,  NEMOUCHI FABRICE

    IPC: H01L23/485 ,  H01L29/72

    Abstract: Réalisation de zones de contacts pour un dispositif à transistors comprenant des étapes de : a) former au moins une couche en un composé à base de semi-conducteur et de métal sur une ou plusieurs première(s) régions semi-conductrice(s) d'un premier transistor de type N et sur une ou plusieurs deuxième(s) région(s) semiconductrices d'un deuxième transistor de type P reposant sur un même substrat, les premières régions étant à base d'un matériau de type III-V tandis que les deuxièmes régions semi-conductrices sont à base d'un autre matériau différent du matériau III-V, le semi-conducteur du composé étant un dopant de type N du matériau III-V, b) effectuer au moins un recuit thermique de sorte à former sur les premières régions semi-conductrices des premières zones (74) de contact et sur les deuxièmes régions semi-conductrices des deuxièmes zones (76) de contact à base à base de composé de semi-conducteur et de métal tout augmentant le dopage N du matériau III-V

    CIRCUIT INTEGRE COMPRENANT UN DISPOSITIF ACTIF DE CONFINEMENT D'UN FLUX LUMINEUX
    107.
    发明专利
    CIRCUIT INTEGRE COMPRENANT UN DISPOSITIF ACTIF DE CONFINEMENT D'UN FLUX LUMINEUX 未知

    公开(公告)号：FR3040499A1

    公开(公告)日：2017-03-03

    申请号：FR1557883

    申请日：2015-08-24

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： BAUDOT CHARLES

    IPC: G02B6/122 ,  H01S3/063

    Abstract: Le circuit intégré (IC) comprend dans un substrat (F) semiconducteur, un dispositif actif (DA) de confinement d'un flux lumineux comportant une nervure de confinement (NC) séparée de deux zones dopées (ZD) par deux tranchées (T), chaque zone dopée (ZD) comportant une zone de prise de contact (PC) sur une face supérieure (FS) de cette zone dopée (ZD). Chaque tranchée (T) s'évase depuis sa paroi de fond (PF) vers la face supérieure (FS) de la zone dopée (ZD) correspondante.

Patent Agency Ranking