公开(公告)号：KR1020050041531A

公开(公告)日：2005-05-04

申请号：KR1020030076734

申请日：2003-10-31

Applicant: 삼성전자주식회사

Inventor： 박광수 ,  조정현 ,  소병세 ,  이정준 ,  윤영 ,  김광섭

IPC: H01L23/50

CPC classification number: G11C5/04

Abstract: 개선된 레지스터 배치 구조를 가지는 메모리 모듈이 개시된다. 본 발명의 실시예에 따른 메모리 모듈은, 앞면과 뒷면에 각각 메모리 칩들을 장착하는 메모리 모듈에 있어서 제 1 레지스터 쌍 및 제 2 레지스터 쌍을 구비한다. 제 1 레지스터 쌍은 상기 메모리 모듈의 중앙부에 배치되며 상기 메모리 모듈의 앞면과 뒷면의 서로 대응되는 위치에 배치된다. 제 2 레지스터 쌍은 상기 제 1 레지스터 쌍에 인접하여 배치되며 상기 메모리 모듈의 앞면과 뒷면의 서로 대응되는 위치에 배치된다. 상기 제 1 레지스터 쌍은 수신된 신호를 상기 제 2 레지스터 쌍으로 데이지 체인(Daisy-Chain) 방법을 이용하여 전송한다. 상기 제 1 레지스터 쌍 및 상기 제 2 레지스터 쌍은 높이 방향으로 서로 엇갈리게 배치된다. 상기 제 1 레지스터 쌍 및 상기 제 2 레지스터 쌍은 출력되는 하나의 신호는 상기 제 1 레지스터 쌍 또는 상기 제 2 레지스터 쌍의 좌측에 위치한 메모리 칩들로 인가되고 나머지 하나의 신호는 상기 제 1 레지스터 쌍 또는 상기 제 2 레지스터 쌍의 우측에 위치한 메모리 칩들로 인가된다. 본 발명에 따른 메모리 모듈은 레지스터들 사이의 신호 전송을 데이지 체인 방법을 이용하고 레지스터들을 서로 상하방향으로 엇갈리게 배치함으로써 신호 충실도를 향상시키고 메모리 모듈상의 공간을 확보할 수 있으며 따라서 메모리 칩의 추가 확장이 가능하여 더욱 고용량의 메모리 모듈 제공이 가능한 장점이 있다.

公开(公告)号：KR1020050000755A

公开(公告)日：2005-01-06

申请号：KR1020030041261

申请日：2003-06-24

Applicant: 삼성전자주식회사

Inventor： 조정현 ,  소병세 ,  이재준

IPC: G11C7/00

CPC classification number: G11C29/48 ,  G11C2029/5602 ,  G11C2029/5606

Abstract: PURPOSE: A buffered memory module is provided, which is composed of each memory device to be tested individually by probing a test pad with a pogo-type pin. CONSTITUTION: A buffered memory module(35) comprises a substrate(31); a buffer(33) mounted on the first surface(31a) of the substrate(31); plural semiconductor memory devices(32) mounted on the first surface(31a) of the substrate(31) and electrically connected with the buffer(33); plural test pads(34) mounted on the second surface(31b) of the substrate(31) and electrically connected with the buffer(33). Wherein each semiconductor memory device of the buffered memory module is tested by probing the test pad with a pogo-type pin(36) of a test fixing device(38).

Abstract translation: 目的：提供缓冲存储器模块，其由通过用pogo型引脚探测测试板单独测试的每个存储器件组成。 构成：缓冲存储器模块（35）包括衬底（31）; 安装在所述基板（31）的所述第一表面（31a）上的缓冲器（33）; 安装在基板（31）的第一表面（31a）上并与缓冲器（33）电连接的多个半导体存储器件（32）; 安装在基板（31）的第二表面（31b）上并与缓冲器（33）电连接的多个测试焊盘（34）。 其中缓冲存储器模块的每个半导体存储器件通过用测试固定装置（38）的浮标型引脚（36）探测测试垫来测试。

公开(公告)号：KR1020040051837A

公开(公告)日：2004-06-19

申请号：KR1020020079513

申请日：2002-12-13

Applicant: 삼성전자주식회사

Inventor： 김덕중 ,  유선중 ,  조정현

IPC: H01L21/304

Abstract: PURPOSE: A CMP(chemical mechanical polishing) apparatus for fabricating a semiconductor device is provided to easily exhaust the slurry used in a process of flowing to the center of a polishing pad by including the polishing pad having an exhaust hole in its center and a platen. CONSTITUTION: The platen(10) is prepared. The polishing pad(20) is attached to the upper part of the platen. A polishing head(30) pushes and rotates while vertically transferring to the upper portion of the polishing pad, absorbing and fixing a semiconductor target. The platen and the polishing pad have a hole for exhausting the slurry generated in the process.

Abstract translation: 目的：提供一种用于制造半导体器件的CMP（化学机械抛光）装置，用于通过包括在其中心具有排气孔的抛光垫和压板来容易地排出在流动到抛光垫的中心的过程中使用的浆料 。 构成：准备压板（10）。 抛光垫（20）附接到压板的上部。 抛光头（30）在垂直转移到抛光垫的上部的同时推动和旋转，吸收和固定半导体靶。 压板和抛光垫具有用于排出在该过程中产生的浆料的孔。

公开(公告)号：KR1020040036952A

公开(公告)日：2004-05-04

申请号：KR1020020065548

申请日：2002-10-25

Applicant: 삼성전자주식회사

Inventor： 김덕중 ,  양윤식 ,  유선중 ,  조정현

IPC: B25B27/00

Abstract: PURPOSE: A screw coupling device is provided to keep the bottom of a retainer ring flat and improve stability by tightening each screw with uniform rotary force, simultaneously. CONSTITUTION: A screw coupling device is composed of a driving gear(120) connected to a first driving unit(160) for generating rotary force, a plurality of driven gears(130) having the central axis parallel to the central axis of the driving gear and engaged with the driving gear, a housing(110) containing the driving gear and the driven gears therein, and a plurality of torque wrenches(140) connected to the central axes of the driven gears respectively. The torque wrenches are rotated by the driven gears and tighten screws.

Abstract translation: 目的：提供螺纹联接装置，以保持保持环的底部平坦，同时通过以均匀的旋转力拧紧每个螺丝来提高稳定性。 构成：螺旋联接装置由连接到用于产生旋转力的第一驱动单元（160）的驱动齿轮（120）组成，多个从动齿轮（130）具有平行于驱动齿轮的中心轴线的中心轴线 并与驱动齿轮接合，包含驱动齿轮和从动齿轮的壳体（110）和分别与从动齿轮的中心轴连接的多个扭矩扳手（140）。 扭矩扳手由从动齿轮旋转并拧紧螺丝。

公开(公告)号：KR1020030095465A

公开(公告)日：2003-12-24

申请号：KR1020020032366

申请日：2002-06-10

Applicant: 삼성전자주식회사

Inventor： 조정현 ,  최봉 ,  김덕중 ,  유선중 ,  정언영

IPC: H01L21/304

Abstract: PURPOSE: A CMP(Chemical Mechanical Polishing) apparatus is provided to be capable of continuously securing the distribution of the slurry supplied to a polishing pad for polishing a semiconductor substrate by using a distributing plate. CONSTITUTION: A CMP apparatus(200) is provided with a polishing pad(202) for polishing the surface of a substrate(10) and a slurry supply part(230) installed at the upper portion of the polishing pad for supplying slurry to the polishing pad. The CMP apparatus further includes a distributing plate(240) installed at the rear portion of the slurry supply part for uniformly distributing the slurry on the polishing pad and a support part(242) hinge-connected with one end portion of the distributing plate for supporting the distributing plate.

Abstract translation: 目的：提供CMP（化学机械抛光）装置，以便能够通过使用分配板来连续地确保供给到用于研磨半导体衬底的抛光垫的浆料的分布。 构造：CMP设备（200）设置有用于抛光衬底（10）的表面的抛光垫（202）和安装在抛光垫上部的浆料供应部分（230），用于将浆料供应到抛光 垫。 所述CMP装置还包括安装在所述浆料供应部分的后部的用于将所述浆料均匀地分配在所述抛光垫上的分配板（240）和与所述分配板的一个端部铰接的支撑部（242） 分配板。

公开(公告)号：KR100408419B1

公开(公告)日：2003-12-06

申请号：KR1020010081254

申请日：2001-12-19

Applicant: 삼성전자주식회사

Inventor： 조정현 ,  김병철

IPC: G11C7/00

CPC classification number: G11C7/222 ,  G11C7/1045 ,  G11C7/22 ,  G11C2207/2254

Abstract: A circuit for controlling an AC-timing parameter of a semiconductor memory device and method thereof are provided. The AC-timing parameter control circuit includes a delay-time-defining portion, a comparing portion, and a controlling portion. The control circuit compares the pulse width or period of an input signal to one or more different reference-widths pulses, with the reference width(s) set by the delay-time-defining portion and the reference pulses generated by the comparing portion. The controlling portion indicates whether the input signal width or period was less than or greater than each o the reference-width pulses. The control circuit output signals can be used to tailor the operation of the device based on a direct comparison of an AC-timing parameter to one or more reference values.

Abstract translation: 提供了一种用于控制半导体存储器件的AC定时参数的电路及其方法。 交流定时参数控制电路包括延迟时间定义部分，比较部分和控制部分。 控制电路将输入信号的脉冲宽度或周期与一个或多个不同参考宽度脉冲进行比较，参考宽度由延迟时间定义部分设定，参考脉冲由比较部分产生。 控制部分指示输入信号宽度或周期是否小于或大于参考宽度脉冲中的每一个。 控制电路输出信号可用于基于AC定时参数与一个或多个参考值的直接比较来定制设备的操作。

公开(公告)号：KR1020030043234A

公开(公告)日：2003-06-02

申请号：KR1020010074310

申请日：2001-11-27

Applicant: 삼성전자주식회사

Inventor： 최봉 ,  김태진 ,  김덕중 ,  조정현

IPC: H01L21/304

Abstract: PURPOSE: A CMP(Chemical Mechanical Polishing) apparatus is provided to be capable of easily replacing a polishing pad and reducing the replacement time by adsorbing the polishing pad onto a platen using vacuum force instead of an adhesive. CONSTITUTION: A polishing pad(202) contacts with a substrate for polishing the surface of the substrate. The polishing pad(202) is adsorbed onto a platen(200) by vacuum force. A vacuum supply part(212) is formed on the upper portion of the platen(200) for supplying the vacuum force. A vacuum line(214) is connected to the vacuum supply part(212). A switching valve(218) is installed at the vacuum line(214) for switching the vacuum line(214). A vacuum regulator(220) is connected with the vacuum line(214) for conserving the vacuum force at a predetermined level. A controller(222) is connected to the switching valve(218) and the vacuum regulator(220) for controlling the valve and regulator.

Abstract translation: 目的：提供CMP（化学机械抛光）设备，以便能够容易地更换抛光垫并且通过使用真空力代替粘合剂将抛光垫吸附到压板上而缩短更换时间。 构成：抛光垫（202）与衬底接触以抛光衬底的表面。 抛光垫（202）通过真空力吸附在压板（200）上。 在压板（200）的上部形成真空供给部（212），用于提供真空力。 真空管（214）连接到真空供给部（212）。 切换阀（218）安装在真空管线（214）处，用于切换真空管线（214）。 真空调节器（220）与真空管线（214）连接，用于保持预定水平的真空力。 控制器（222）连接到切换阀（218）和用于控制阀和调节器的真空调节器（220）。

公开(公告)号：KR1020010083490A

公开(公告)日：2001-09-01

申请号：KR1020000007047

申请日：2000-02-15

Applicant: 삼성전자주식회사

Inventor： 조정현

IPC: G11C11/413

CPC classification number: G11C7/222 ,  G11C7/1072 ,  G11C11/4076

Abstract: PURPOSE: An internal clock generation circuit of a synchronous semiconductor memory device is provided, which generates internal clocks having various input/output time points and pulse width. CONSTITUTION: The circuit includes a level shifter(100), the first pulse width control circuit(200), an output driving circuit(300) and the second pulse width control circuit(400). The level shifter outputs an output signal by varying a voltage level of an external clock(CLK) by comparing the external clock with a reference voltage(Vref). The first pulse width control circuit controls a pulse width of the output signal of the level shifter. The output driving circuit drives the output signal from the first pulse width control circuit and provides it to an internal function circuit as internal clocks(PCLK1,PCLK2). The second pulse width control circuit controls the pulse width of a corresponding internal clock again among the internal clocks driven in the output driving circuit. Because the pulse width of the internal clock whose pulse width is controlled in the first pulse width control circuit is controlled again in the second pulse width control circuit, the internal clocks have various input/output time points and pulse width.

Abstract translation: 目的：提供同步半导体存储器件的内部时钟发生电路，其产生具有各种输入/输出时间点和脉冲宽度的内部时钟。 构成：电路包括电平移位器（100），第一脉冲宽度控制电路（200），输出驱动电路（300）和第二脉冲宽度控制电路（400）。 电平移位器通过将外部时钟与参考电压（Vref）进行比较来改变外部时钟（CLK）的电压电平来输出输出信号。 第一脉冲宽度控制电路控制电平移位器的输出信号的脉冲宽度。 输出驱动电路驱动来自第一脉冲宽度控制电路的输出信号，并作为内部时钟（PCLK1，PCLK2）提供给内部功能电路。 第二脉冲宽度控制电路在输出驱动电路驱动的内部时钟之间再次控制对应的内部时钟的脉冲宽度。 由于在第二脉冲宽度控制电路中再次控制在第一脉冲宽度控制电路中控制脉冲宽度的内部时钟的脉冲宽度，所以内部时钟具有各种输入/输出时间点和脉冲宽度。

公开(公告)号：KR100249313B1

公开(公告)日：2000-03-15

申请号：KR1019970035183

申请日：1997-07-25

Applicant: 삼성전자주식회사

Inventor： 박배승 ,  김진흥 ,  조정현

IPC: H01L21/48 ,  H01L21/30

CPC classification number: H01L21/6835 ,  B26D3/10 ,  B26F1/3846 ,  B26F3/12 ,  Y10T83/145 ,  Y10T83/9292 ,  Y10T156/108 ,  Y10T156/12 ,  Y10T156/1348

Abstract: 본 발명은 반도체 웨이퍼 테이프 라미네이팅공정시에 발생하는 잔여유브이테이프 테두리의 접착성을 소실시킴으로써 잔여유브이테이프 테두리에 의한 불량을 방지하는 반도체 웨이퍼 테이프 라미네이팅시스템 및 이를 이용한 라미네이팅방법에 관한 것이다.
본 발명에 따른 반도체 웨이퍼 테이프 라미네이팅시스템은 웨이퍼 또는 카세트를 공정이 수행될 특정위치로 이송하는 로딩장치와, 웨이퍼의 전면에 로울러로 유브이테이프를 접착시키는 라미네이팅장치와, 상기 라미네이팅장치에 의해 웨이퍼에 접착된 유브이테이프를 제외하고 남은 잔여유브이테이프를 나이프로 1차 절단해 내는 프리컷팅장치와, 잔여유브이테이프 테두리를 와이어로 2차 정밀제거하는 와이어컷장치와 상기 잔여유브이테이프 테두리에 자외선을 조사하는 자외선조사장치 및 상기 잔여유브이테이프 테두리에 자외선을 조사시킨 웨이퍼를 후속공정으로 이송하는 언로딩장치를 구비하여 이루어지는 것을 특징으로 한다.
따라서 설비의 에러를 방지하고 웨이퍼불량을 감소시키는 효과를 갖는다.

公开(公告)号：KR100205127B1

公开(公告)日：1999-07-01

申请号：KR1019960046794

申请日：1996-10-18

Applicant: 삼성전자주식회사

Inventor： 조정현

IPC: B65G15/58

Abstract: 본 발명은 반도체 칩들이 성형된 리드 프레임에서 돌출된 외부리드들을 프레이팅하기 위한 플레이팅 장치에 관한 것으로서, 더욱 상세하게는 플레이팅 장치에서 리드 프레임을 플레이팅하기 위해 이동시킬 때 사용되는 비틀림 방지용 컨베이어 벨트에 관한 것이다.
본 발명은, 리드 프레임들이 고정되는 컨베이어 벨트와, 컨베이어 벨트에 리드 프레임이 적재되는 로딩부와, 리드 프레임들이 이송되면서 플레이팅되는 플레팅 구역들과, 리드 프레임들이 컨베이어 벌트에서 분리되는 언로딩부, 및 컨베이어 벨트를 구동기키는 턴휠을 포함하는 리드 프레임의 플레이팅 장치에 있어서, 컨베이어 벨트의 일측단에 소정의 간격으로 슬릿이 형성된 것을 특징으로 하는 비틀림 방지용 컨베이어 벨트를 포함하는 플레이팅 장치를 제공한다.
위와 같은 본 발명의 구조에 의하면, 온도변화에 따른 컨베이어 벨트의 비틀림을 방지할 수 있는 효과가 있고, 자재손실을 방지할 수 있으며, 컨베이어 벨트의 수명을 연장할 수 있는 효과가 있는 것이다.