-
公开(公告)号：KR1020080102505A
公开(公告)日：2008-11-26
申请号：KR1020070049071
申请日：2007-05-21
Applicant: 한국전자통신연구원
CPC classification number: H04L69/22 , G06F11/1402 , G06F17/2725 , G06F17/30973
Abstract: A file search system and a method for collecting a desired file form from a network packet by using a signature of a file header of a file format desiring the analysis are provided to collect the network packet including a packet needing to analyze of the network packet transceived in network. A network packet is collected. A file network packet including a file of a desired file format of network packets collected based on the signature of a file header of the desired file format is extracted(110). The file is restored through the file network packet(120). The network packet including a packet needing to analyze the network packet transceived in network is collected.
Abstract translation: 提供文件搜索系统和通过使用希望分析的文件格式的文件头的签名从网络包收集所需文件形式的方法来收集包括需要分析的网络分组的网络分组 在网络中。 收集网络数据包。 提取包括基于所需文件格式的文件头的签名而收集的网络包的期望文件格式的文件的文件网络分组（110）。 该文件通过文件网络数据包（120）恢复。 收集包含需要分析网络中收发的网络报文的报文的网络报文。
-
公开(公告)号：KR100798302B1
公开(公告)日：2008-01-28
申请号：KR1020060090365
申请日：2006-09-19
Applicant: 한국전자통신연구원
Abstract: 본 발명은 하나 이상의 프로세서와 상기 프로세서에 의해서 제어되는 다양한 하드웨어 모듈을 포함하는 시스템 온칩의 통신 구조에 관한 것으로,
본 발명의 시스템 온칩은 상기 시스템 온칩에 포함된 하드웨어 모듈들의 동작을 제어하는 하나 이상의 프로세서와, 상기 하드웨어 모듈들 중 상기 프로세서의 제어를 받아서 동작하는 하나 이상의 슬레이브 모듈과, 상기 하드웨어 모듈들 중 상기 슬레이브 모듈을 제어하되, 상기 프로세서의 제어를 받지 않고 동작하는 하나 이상의 마스터 모듈과, 상기 프로세서와 상기 슬레이브 모듈 사이의 데이터 통신 경로가 되는 온칩 버스와, 상기 마스터 모듈과 상기 슬레이브 모듈 사이의 데이터 통신 경로가 되는 온칩 네트워크를 포함한다.
본 발명에 따른 시스템 온칩은 두 가지의 데이터 통신 경로를 복합적으로 갖도록 하여, 데이터 전송의 특성에 따라서 서로 다른 통신 경로를 사용하도록 함으로써 우수한 성능의 시스템 온칩을 설계할 수 있도록 하는 효과가 있다.
시스템 온칩, 프로세서, 온칩 버스, 온칩 네트워크-
公开(公告)号：KR100714073B1
公开(公告)日：2007-05-02
申请号：KR1020060040094
申请日：2006-05-03
Applicant: 한국전자통신연구원
Abstract: 본 발명은 SoC 설계에 있어서 온칩 네트워크를 구성하는 모듈들간의 통신량 및 통신 스케줄을 분석하여 각 통신 요구들 간의 경합이 없는 최적의 온칩 네트워크를 자동으로 생성하는 방법에 관한 것으로,
본 발명은 온칩 네트워크의 설계 사양을 코딩한 레퍼런스 코드를 수행하여 상기 온칩에 포함된 모듈 상호 간의 통신량 및 통신 요구 방향을 나타내는 트래픽 그래프로 출력하는 단계와, 상기 레퍼런스 코드 내에 있는 각 오퍼레이션을 상기 모듈 단위로 스케줄링하는 단계와, 상기 스케줄링 결과로부터 상기 각 모듈사이의 통신 경로간의 충돌 여부를 판단하여 충돌경로 리스트를 추출하는 단계와, 상기 트래픽 그래프와 상기 충돌 경로 리스트로부터 상기 통신 경로간에 충돌이 없고, 상기 통신량이 많은 모듈들을 인접 배치한 이진 트리를 생성하는 단계와, 상기 생성된 이진 트리의 중간 노드들을 병합하여 상기 이진 트리를 최적화하는 단계와, 상기 최적화된 이진 트리를 기반으로 온칩 네트워크를 생성하는 단계를 포함한다.
본 발명을 이용하여 온칩 네트워크를 자동 생성할 경우, 최소의 칩면적으로 최대의 성능을 갖는 각 설계에 특성화된 온칩 네트워크를 구현할 수 있다.
온칩 네트워크, 노드 병합, SoC, 온칩 네트워크 컴파일러Abstract translation: 本发明提供了一种片上系统设计来分析构成片上网络模块之间的通信量和通信调度，以自动生成最佳的片上网络的方法，有相应的通信请求之间没有竞争，
-
公开(公告)号：KR100608113B1
公开(公告)日：2006-08-04
申请号：KR1020030097058
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: G11B20/18
Abstract: 본 발명은 디지털 오디오 재생기에 관한 발명이다. 특히 에러 핸들러를 포함한 디지털 오디오 복호화기 및 디지털 오디오 재생기에 관한 발명이다.
본 발명은 입력 데이터 스트림의 프레임 동기를 검색하여 동기화된 제 1 데이터 스트림을 출력하는 동기화기, 상기 제 1 데이터 스트림에서 구문 검사를 수행한 후 제 2 데이터 스트림을 출력하는 구문 확인기, 상기 제 2 데이터 스트림에서 CRC 복호화를 수행한 후 제 3 데이터 스트림을 출력하는 CRC 복호화기, 상기 제 3 데이터 스트림에서 테이블 검색을 수행한 후 출력 데이터 스트림을 출력하는 테이블 확인기, 및 상기 구문 확인기, 상기 CRC 복호화기 및 상기 테이블 확인기에서 발생하는 에러의 발생 횟수 및 종류를 출력하는 에러 핸들러를 포함하는 디지털 오디오 복호화기를 제공한다. 또한 에러 핸들러를 포함하는 디지털 오디오 재생기를 제공한다.
본 발명은 에러를 검출하면 에러의 종류를 사용자에게 알릴 수 있고, 에러의 종류에 따라서 적절하게 대응할 수 있으므로 시스템의 안정성에 기여하게 된다는 장점이 있다.
에러 핸들러, 디지털 오디오 재생기, 디지털 오디오 복호화기.-
公开(公告)号：KR100531729B1
公开(公告)日：2005-11-29
申请号：KR1020030097054
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: 본 발명은 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것으로, 특히 시퀀셜과 넌-시퀀셜 모드로 전송을 구분하고, 상기 시퀀셜 전송일 경우 시작 번지와 전송할 개수 정보만을 주변기기에 전달함으로써, 기존의 매 전송 시 어드레스 전달에 따른 시간을 없애고 결과적으로 주변기기의 성능을 보다 높일 수 있도록 한 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것이다.
본 발명의 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치는, 임의의 병렬포트를 갖는 PC와 주변기기를 연결시켜주기 위한 인터페이스 장치에 있어서, 상기 PC 병렬포트와 연결되어 전송정보, 시작 어드레스 및 전송개수들의 전송 명령을 제공받아 해당 레지스터에 저장하고 분석하여 넌-시퀀셜 전송모드에서 목적 어드레스를 직접 발생하며, 시퀀셜 전송모드에서 시작 어드레스와 전송개수를 전송하기 위한 명령분석기; 시퀀셜 전송모드에서 각 데이터의 전송 사이클마다 순차적인 어드레스를 발생시키고 정해진 전송개수만큼 전송이 진행되면 종료신호를 발생하기 위한 시퀀셜 어드레스발생기; 상기 명령분석기와 상기 시퀀셜 어드레스생성기의 동기 신호 및 최종 목적지의 읽기/쓰기(Read/Write) 및 칩 인에이블 신호를 발생시키기 위한 제어신호발생기; 상기 제어신호발생기로부터 입력되는 읽기/쓰기(Read/Write) 신호에 의해 양방향 데이터 버스의 방향을 제어하기 위한 버스방향전환기; 및 상기 버스방향전환기와 상기 명령분석기의 전송 명령의 분석 근거로 시퀀셜 전송모드일 경우 목적 어드레스를 상기 시퀀셜 어드레스발생기의 출력으로 선택하고, 넌-시퀀셜 전송모드일 경우 목적 어드레스를 상기 명령분석기의 어드레스 레지스터 값을 선택하는 기능을 수행하기 위한 어드레스선택기를 포함하여 이루어진 것을 특징으로 한다.-
Patent Agency Ranking
公开(公告)号：KR1020050065894A
公开(公告)日：2005-06-30
申请号：KR1020030097054
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: 본 발명은 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것으로, 특히 시퀀셜과 넌-시퀀셜 모드로 전송을 구분하고, 상기 시퀀셜 전송일 경우 시작 번지와 전송할 개수 정보만을 주변기기에 전달함으로써, 기존의 매 전송 시 어드레스 전달에 따른 시간을 없애고 결과적으로 주변기기의 성능을 보다 높일 수 있도록 한 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치 및 그 방법에 관한 것이다.
본 발명의 PC 병렬포트를 이용한 주변기기와의 인터페이스 장치는, 임의의 병렬포트를 갖는 PC와 주변기기를 연결시켜주기 위한 인터페이스 장치에 있어서, 상기 PC 병렬포트와 연결되어 전송정보, 시작 어드레스 및 전송개수들의 전송 명령을 제공받아 해당 레지스터에 저장하고 분석하여 넌-시퀀셜 전송모드에서 목적 어드레스를 직접 발생하며, 시퀀셜 전송모드에서 시작 어드레스와 전송개수를 전송하기 위한 명령분석기; 시퀀셜 전송모드에서 각 데이터의 전송 사이클마다 순차적인 어드레스를 발생시키고 정해진 전송개수만큼 전송이 진행되면 종료신호를 발생하기 위한 시퀀셜 어드레스발생기; 상기 명령분석기와 상기 시퀀셜 어드레스생성기의 동기 신호 및 최종 목적지의 읽기/쓰기(Read/Write) 및 칩 인에이블 신호를 발생시키기 위한 제어신호발생기; 상기 제어신호발생기로부터 입력되는 읽기/쓰기(Read/Write) 신호에 의해 양방향 데이터 버스의 방향을 제어하기 위한 버스방향전환기; 및 상기 버스방향전환기와 상기 명령분석기의 전송 명령의 분석 근거로 시퀀셜 전송모드일 경우 목적 어드레스를 상기 시퀀셜 어드레스발생기의 출력으로 선택하고, 넌-시퀀셜 전송모드일 경우 목적 어드레스를 상기 명령분석기의 어드레스 레지스터 값을 선택하는 기능을 수행하기 위한 어드레스선택기를 포함하여 이루어진 것을 특징으로 한다.-
公开(公告)号：KR100490729B1
公开(公告)日：2005-05-24
申请号：KR1020030031992
申请日：2003-05-20
Applicant: 한국전자통신연구원
IPC: H04L12/22
CPC classification number: H04L63/1408
Abstract: 본 발명에 따른 기가급 침입 탐지 기능을 갖는 보안 게이트웨이 시스템은 네트워크 망에서 송수신되는 네트워크 패킷을 수집하고, 보안 게이트웨이 시스템의 하드웨어 영역에서 수집된 패킷의 헤더 부분과 침입 패턴간의 매칭 여부를 판단한 다음 커널 영역에서 헤더 부분이 매칭된 패킷의 데이터 부분과 침입 패턴간의 매칭되는지의 여부를 판단하여 침입을 탐지한다.
-
公开(公告)号：KR1020040099864A
公开(公告)日：2004-12-02
申请号：KR1020030031992
申请日：2003-05-20
Applicant: 한국전자통신연구원
IPC: H04L12/22
CPC classification number: H04L63/1408
Abstract: PURPOSE: A security gateway system and an intrusion detection method using the same are provided to enhance detection efficiency and system stability by effectively and quickly detecting intrusion in a wide area network. CONSTITUTION: A header pattern table(252) of an intrusion pattern table(250) has intrusion header pattern information formed based on header information of each protocol of a packet. A data pattern table(254) of the intrusion pattern table(250) has intrusion data pattern information formed based on a data part except for the intrusion header pattern information. A hardware intrusion detection performing unit(240) collects network packets transmitted/received in a network and determines whether a header part of the collected packet and the intrusion header pattern information are matched. A kernel intrusion detection performing unit(230) detects an intrusion by determining whether a data part of a packet having a header part matched to the intrusion header pattern information and the intrusion data pattern information are matched.
Abstract translation: 目的：提供安全网关系统和使用该安全网关的入侵检测方法，通过有效，快速地检测广域网中的入侵来提高检测效率和系统稳定性。 构成：入侵模式表（250）的报头模式表（252）具有基于分组的每个协议的报头信息形成的入侵报头模式信息。 入侵模式表（250）的数据模式表（254）具有基于除了入侵标题模式信息之外的数据部分形成的入侵数据模式信息。 硬件入侵检测执行单元（240）收集在网络中发送/接收的网络分组，并且确定所收集的分组的报头部分和入侵报头模式信息是否匹配。 内核入侵检测执行单元（230）通过确定具有与入侵头模式信息和入侵数据模式信息匹配的头部部分的分组的数据部分是否匹配来检测入侵。
-
公开(公告)号：KR1020030055479A
公开(公告)日：2003-07-04
申请号：KR1020010085034
申请日：2001-12-26
IPC: H04N19/59
CPC classification number: H04N19/423 , H04N19/105 , H04N19/14 , H04N19/42 , H04N19/593 , H04N19/61 , H04N19/63 , H04N19/176 , H04N19/186 , H04N19/426 , H04N19/625
Abstract: PURPOSE: A predicting system and method for encoding or decoding a video signal are provided to reduce the volume of the predicting system and use one system for both of encoding and decoding processes. CONSTITUTION: A predicting system for encoding or decoding a video signal includes a packet variation detector(410), a prediction basic value provider(420), and a prediction calculator(430). The packet variation detector judges whether or not a prediction basic value used for prediction of a block for which prediction is currently performed belongs to the same packet as the current block. The prediction basic value provider provides the prediction basic value. The prediction calculator outputs a prediction encoding value or prediction decoding value using the prediction basic value provided by the prediction basic value provider and a discrete cosine transform coefficient of the current block according to an operation mode.
Abstract translation: 目的：提供一种用于编码或解码视频信号的预测系统和方法，以减少预测系统的体积，并为编码和解码过程使用一个系统。 构成：用于编码或解码视频信号的预测系统包括分组变化检测器（410），预测基本值提供器（420）和预测计算器（430）。 分组改变检测器判断用于预测当前执行的预测的块的预测基准值是否属于与当前块相同的分组。 预测基本价值提供者提供预测基本价值。 预测计算器使用由预测基本值提供者提供的预测基本值和根据操作模式的当前块的离散余弦变换系数输出预测编码值或预测解码值。
-
公开(公告)号：KR1020030054659A
公开(公告)日：2003-07-02
申请号：KR1020010084868
申请日：2001-12-26
Applicant: 한국전자통신연구원
IPC: H04L12/22
CPC classification number: H04L63/10 , H04L63/1408 , H04L63/30
Abstract: PURPOSE: A hidden-type intrusion detection and cutoff controlling system and a controlling method thereof are provided to detect illegal intrusion of hackers through a network by using a line speed, so as to cut off packets of the illegal intrusion in advance. CONSTITUTION: An RISC(Reduced Instruction Set Computer) processor(110) provides a management function and instructs a security policy. An external MAC(Media Access Controller)(150) transceives packets by being connected with an external connection unit(200). An internal MAC(160) transceives packets by being connected with an internal connection unit(300). A packet memory(120) temporarily stores the packets received through the external MAC(150) and the packets received through the internal MAC(160). A packet control engine(130) temporarily stores the packets received through the external and internal MACs(150,160) in the packet memory(120), and checks whether the packets are harmful, if the packets are normal, to deliver the packets to the external and internal connection units(200,300) through the external and internal MACs(150,160) or to the RISC processor(110) at need, and if harmful, to cut off the packets or generate an alarm to the RISC processor(110). A CAM(Contents Address Memory)(140) extracts stored contents by using contents rather than an address of a memory. And a statistical value memory(170) stores statistical values.
Abstract translation: 目的：提供隐藏式入侵检测和切断控制系统及其控制方法，通过使用线速度来检测黑客通过网络的非法入侵，提前切断非法入侵的数据包。 构成：RISC（精简指令集计算机）处理器（110）提供管理功能并指示安全策略。 外部MAC（媒体访问控制器）（150）通过与外部连接单元（200）连接来收发数据包。 内部MAC（160）通过与内部连接单元（300）连接来收发数据包。 分组存储器（120）临时存储通过外部MAC（150）接收的分组和通过内部MAC（160）接收的分组。 分组控制引擎（130）将通过外部和内部MAC（150,160）接收的分组临时存储在分组存储器（120）中，并且如果分组是正常的，则检查分组是否有害，以将分组传送到外部 以及在需要时通过外部和内部MAC（150,160）或RISC处理器（110）的内部连接单元（200,300），如果有害的话，则切断数据包或向RISC处理器（110）产生报警。 CAM（内容地址存储器）（140）通过使用内容而不是存储器的地址来提取存储的内容。 并且统计值存储器（170）存储统计值。
-
-
-
-
-
-
-
-
-
Search Results
201
records
(took 0.027 seconds)
