-
公开(公告)号：KR101472659B1
公开(公告)日：2014-12-12
申请号：KR1020130017016
申请日：2013-02-18
Applicant: 삼성전기주식회사
Abstract: 본발명은다층세라믹소자에관한것으로, 본발명의실시예에따른다층세라믹소자는서로이격된측면들과상기측면들을연결하는둘레면을갖는소자몸체, 소자몸체내에서소자몸체의길이방향으로배치된내부전극, 측면을덮는전면부및 전면부로부터연장되어상기둘레면의일부를덮는밴드부를갖는외부전극, 그리고소자몸체내에배치되고둘레면에서발생된크랙의진행방향을상기측면을향하도록안내하는크랙안내패턴(crack guide pattern)을포함하되, 크랙안내패턴은제1 금속패턴및 제1 금속패턴에비해둘레면에가깝게배치되고갭(gap)을갖는다.
-
公开(公告)号：KR1020140106175A
公开(公告)日：2014-09-03
申请号：KR1020130020384
申请日：2013-02-26
Applicant: 삼성전기주식회사
CPC classification number: H01G4/258 , H01G4/005 , H01G4/2325 , H01G4/30
Abstract: The present invention relates to a multilayer ceramic device. The multilayer ceramic device according to an embodiment of the present invention comprises a device body; an internal electrode arranged in the device body; and an external electrode electrically connected to the internal electrode from the outside of the device body, wherein the external electrode comprises an inner layer covering the device body; an outer layer covering the inner layer and exposed to the outside; and an intermediate layer arranged between the inner layer and the outer layer, and made of a composite material of metal and a resin having the surface covered with an oxide film.
Abstract translation: 本发明涉及一种多层陶瓷器件。 根据本发明的实施例的多层陶瓷器件包括器件本体; 布置在所述装置主体中的内部电极; 以及外部电极，其从所述器件主体的外部电连接到所述内部电极，其中所述外部电极包括覆盖所述器件主体的内层; 覆盖内层并暴露于外部的外层; 以及布置在内层和外层之间的中间层，并且由具有被氧化物膜覆盖的表面的金属和树脂的复合材料制成。
-
公开(公告)号：KR1020140075876A
公开(公告)日：2014-06-20
申请号：KR1020120142918
申请日：2012-12-10
Applicant: 삼성전기주식회사
CPC classification number: H05K1/0231 , H01G4/12 , H01G4/228 , H01G4/30 , H01G4/38 , H05K1/0271 , H05K1/181 , H05K3/3442 , H05K2201/10015 , H05K2201/1028 , H05K2201/10515 , H05K2201/10636 , H05K2201/10946 , H05K2201/10962 , H05K2201/2045 , Y02P70/611 , Y02P70/613 , Y10T29/43
Abstract: The present invention includes: a ceramic machine including a ceramic body in which multiple dielectric layers are stacked, multiple first and second internal electrodes are formed in one side of the dielectric layer and are alternately exposed to both sides of the ceramic body which face each other in the stacked direction of the dielectric layer by being formed in one side of the dielectric layer, and first and second external electrodes are formed in mutually facing both sides of the ceramic body and are electrically connected respectively to a part in which the first and second internal electrodes are exposed; and first and second metal frames which are arranged to face each other and to which the first and second external electrodes of the ceramic machine are respectively attached. The first and second metal frames are attached to two or more ceramic machines between the first and second metal frames in the longitudinal direction of the first and second metal frames at intervals. Each ceramic body provides a stacked type multilayer ceramic electronic component which has different capacitances.
Abstract translation: 本发明包括：陶瓷机器，其包括多个电介质层堆叠的陶瓷体，多个第一和第二内部电极形成在电介质层的一侧，并且交替地暴露于彼此面对的陶瓷体的两侧 在电介质层的一侧形成在电介质层的堆叠方向上，并且第一和第二外部电极形成在陶瓷体的相互面对的两侧，并且分别电连接到第一和第二外部电极的部分 内部电极暴露; 以及第一和第二金属框架，其被布置为彼此相对并且分别附接有陶瓷机器的第一和第二外部电极。 第一和第二金属框架间隔地沿第一和第二金属框架的纵向连接在第一和第二金属框架之间的两个或多个陶瓷机器上。 每个陶瓷体提供具有不同电容的堆叠型多层陶瓷电子部件。
-
公开(公告)号：KR1020130107799A
公开(公告)日：2013-10-02
申请号：KR1020120029878
申请日：2012-03-23
Applicant: 삼성전기주식회사
Abstract: PURPOSE: An electronic component and a manufacturing method thereof are provided to prevent an excessive decrease in the AC resistance by including a three-terminal capacitor. CONSTITUTION: First and second external electrodes (21, 22) are formed in both longitudinal cross-sections of a ceramic body respectively. Third and fourth external electrodes (23, 24) are formed in both widthwise sides of the ceramic body respectively. A first internal electrode is formed inside the ceramic body. The first internal electrode is connected to the first and the second external electrodes. A second internal electrode is connected to the third and the fourth external electrodes.
Abstract translation: 目的：提供一种电子元件及其制造方法，以通过包括三端电容器来防止AC电阻的过度降低。 构成：第一和第二外部电极（21,22）分别形成在陶瓷体的两个纵向截面中。 第三和第四外部电极（23,24）分别形成在陶瓷体的宽度方向两侧。 第一内部电极形成在陶瓷体的内部。 第一内部电极连接到第一外部电极和第二外部电极。 第二内部电极连接到第三和第四外部电极。
-
公开(公告)号：KR1020130094979A
公开(公告)日：2013-08-27
申请号：KR1020120016309
申请日：2012-02-17
Applicant: 삼성전기주식회사
CPC classification number: H01G4/005 , H01C7/10 , H01F17/0013 , H01F27/292 , H01G4/012 , H01G4/12 , H01G4/30
Abstract: PURPOSE: A multilayered ceramic electronic component and a fabrication method thereof are provided to reduce an equivalent series inductance, thereby enhancing performance of an electronic component. CONSTITUTION: A multilayered ceramic electronic component comprises a ceramic element in which external electrodes (21,22) are formed; and internal electrodes (31,32) having a ceramic layer (1) therebetween within the ceramic element. The length of the ceramic element is smaller than the width. The number of layers of the internal electrodes is greater than 250.
Abstract translation: 目的：提供一种多层陶瓷电子部件及其制造方法，以减少等效的串联电感，从而提高电子部件的性能。 构成：多层陶瓷电子部件包括其中形成有外部电极（21,22）的陶瓷元件; 和在陶瓷元件内具有陶瓷层（1）的内部电极（31,32）。 陶瓷元件的长度小于宽度。 内部电极的层数大于250。
-
Patent Agency Ranking
公开(公告)号：KR1020110072396A
公开(公告)日：2011-06-29
申请号：KR1020090129303
申请日：2009-12-22
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: PURPOSE: A multi layer ceramic capacitor is provided to ensure stable contact between an internal electrode and an external electrode by forming three more internal electrodes having the same polarity. CONSTITUTION: A multi layer ceramic capacitor includes a main body of a capacitor(1), internal electrodes(3a,3b,3c), a dielectric layer(4) and an external electrode(2). The external electrode is formed in both sides of the main body of the capacitor. The internal electrodes electrically connected to the same external electrode are laminated alternately with the dielectric layer. The internal electrodes with the same polarity maintain capacitance of the multi layer ceramic capacitor.
Abstract translation: 目的：通过形成三个具有相同极性的内部电极，提供多层陶瓷电容器，以确保内部电极和外部电极之间的稳定接触。 构成：多层陶瓷电容器包括电容器（1）的主体，内部电极（3a，3b，3c），电介质层（4）和外部电极（2）。 外部电极形成在电容器主体的两侧。 电连接到同一外部电极的内部电极与电介质层交替层叠。 具有相同极性的内部电极保持多层陶瓷电容器的电容。
-
公开(公告)号：KR100983122B1
公开(公告)日：2010-09-17
申请号：KR1020080077971
申请日：2008-08-08
Applicant: 삼성전기주식회사
Abstract: 본 발명은 적층형 칩 커패시터에 관한 것으로서, 본 발명의 일 실시 형태는 복수의 유전체층이 적층된 적층 구조를 갖고, 내부에 제1 및 제2 커패시터부가 구비된 커패시터 본체 및 상기 커패시터 본체의 외부 면에 형성된 제1 내지 제4 외부전극을 포함하며, 상기 제1 커패시터부는 상기 유전체층을 사이에 두고 서로 대향하며 각각 상기 제1 및 제2 외부전극과 연결되고 서로 다른 극성을 갖는 제1 및 제2 내부전극을 구비하되, 각각 1쌍의 상기 제1 및 제2 내부전극이 반복 적층된 구조를 갖는 복수의 커패시터로 구분되고, 상기 제2 커패시터부는 상기 유전체층을 사이에 두고 서로 대향하며 각각 상기 제3 및 제4 외부전극과 연결되고 각각 상기 제1 및 제2 내부전극과 동일한 극성을 갖는 제3 및 제4 내부전극을 구비하되, 각각 1쌍의 상기 제3 및 제4 내부전극이 반복 적층된 구조를 갖는 하나 이상의 커패시터로 구분되며, 상기 제1 커패시터부에 포함된 복수의 커패시터 중 적어도 하나는 상기 제1 커패시터부에 포함된 다른 커패시터와 비교하여 상기 제1 및 제2 내부전극의 적층 횟수가 다르거나 공진주파수가 다른 것을 특징으로 하는 적층형 칩 커패시터를 제공한다.
적층형 칩 커패시터, MLCC, 디커플링, 감결합, 공진주파수Abstract translation: 本发明涉及一种多层片状电容器，本发明的一个实施例具有多个堆叠的层压结构的电介质层的，具有电容器主体的第一和第二电容器部，形成在所述电容器主体的外表面在其中 第一至第四，并且包括外电极，彼此相对，并且第一和第二内部电极分别连接到具有不同极性的第一和第二外部电极的电介质层之间插入所述第一电容器部 但提供，被划分成多个电容器中的每个具有在其中一对重复层叠的第一和第二内部电极，夹在中间相互面对的电介质层的第二电容器部，每个所述的结构的第三和第四 以及第三和第四内部电极，连接到外部电极并分别具有与第一和第二内部电极相同的极性，其中第三和第四内部电极 重复通过具有层压结构，至少一个电容器分离，其特征在于包括在所述电容器部的多个电容器中的第一个的至少一个是所述第一和第二内部电极的相比，包含在第一电容器部的其它电容器 一种多层片式电容器，其特征在于层数不同或者谐振频率不同。
-
公开(公告)号：KR100951292B1
公开(公告)日：2010-04-02
申请号：KR1020070002635
申请日：2007-01-09
Applicant: 삼성전기주식회사
Abstract: 본 발명의 적층형 칩 커패시터는, 복수의 유전체층의 적층에 의해 형성되며, 실장면인 하면을 갖는 커패시터 본체와; 상기 커패시터 본체 내에서, 유전체층을 사이에 두고 서로 대향하도록 배치되고, 각각 상기 하면으로 인출된 단 1개의 리드를 갖는 복수의 내부 전극과; 상기 하면에 형성되어 상기 리드를 통해 해당 내부 전극과 연결된 3 이상의 외부 전극을 포함하되, 상기 내부 전극은 상기 하면에 수직으로 배치되고, 적층방향으로 인접한 서로 다른 극성의 내부 전극의 리드는 항상 수평 방향으로 서로 인접하도록 배치된다.
적층형 칩 캐패시터, ESL, ESR-
公开(公告)号：KR1020090117686A
公开(公告)日：2009-11-12
申请号：KR1020090101318
申请日：2009-10-23
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A stack chip capacitor is provided to suppress the excessive reduction of ESR(Equivalent Series Resistance) by forming one lead in an inner electrode. CONSTITUTION: A capacitor body(101) is formed by stacking a plurality of dielectric layers. The plurality of inner electrodes face each other in the capacitor body. The plurality of inner electrodes are vertically arranged in the lower part of the capacitor body. Each inner electrode has only one lead. A plurality of outer electrodes(131-134) with different polarity are alternately arranged in the lower part of the capacitor body. Each outer electrode is connected to the corresponding inner electrode through the lead. The lead of the inner electrodes with different polarity adjacent to the stack direction is connected to the outer electrode adjacent to the horizontal direction.
Abstract translation: 目的：通过在内部电极中形成一个引线来提供堆叠芯片电容器来抑制ESR（等效串联电阻）的过度降低。 构成：通过堆叠多个电介质层形成电容器本体（101）。 多个内电极在电容器主体中彼此面对。 多个内部电极垂直地布置在电容器本体的下部。 每个内电极只有一个引线。 具有不同极性的多个外部电极（131-134）交替地布置在电容器主体的下部。 每个外部电极通过引线连接到相应的内部电极。 与堆叠方向相邻的内部电极的引线与水平方向相邻的外部电极连接。
-
公开(公告)号：KR100920614B1
公开(公告)日：2009-10-08
申请号：KR1020070084183
申请日：2007-08-21
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: 본 발명의 적층형 칩 커패시터는, 유전체층의 적층에 의해 형성되고, 대향하는 제1 및 제2 측면과 상하면을 갖는 커패시터 본체와; 상기 본체 내에서 교대로 배치되는 복수의 제1 및 제2 내부 전극과; 상기 제1 및 제2 측면에 각각 형성되고 하부 엣지를 감싸서 하면으로 일부 연장된 제1 및 제2 외부 전극과; 상기 하면에 형성된 제3 외부 전극을 포함한다. 상기 제1 및 제2 내부전극은 커패시터 본체의 하면에 수직하게 배치된다. 상기 각각의 제1 내부 전극은 상기 제1 측면 및 하면으로 인출된 제1 리드와 상기 제2 측면 및 하면으로 인출된 제2 리드를 구비하고, 상기 각각의 제2 내부 전극은 상기 제1 및 2 리드 사이에서 하면으로 인출된 제3 리드를 구비한다. 상기 제1, 제2 및 제3 리드는, 상기 커패시터 본체의 외면으로 노출된 각 리드의 엣지 전체 길이에 걸쳐서 상기 제1 내지 제3 외부 전극과 각각 접촉하여 연결된다.
적층형 칩 커패시터, ESLAbstract translation: 本发明的层叠芯片电容器包括：电容器主体，其通过层叠电介质层形成，具有彼此相对的第一侧和第二侧以及上表面和下侧; 多个第一内部电极和第二内部电极交替布置在主体中; 第一和第二外部电极，其分别形成在第一和第二侧表面上并且部分地延伸到底表面以围绕底部边缘; 并且在下表面上形成第三外部电极。 第一和第二内部电极垂直于电容器主体的下表面设置。 其中，每个所述第一内部电极具有被引向所述第一侧面和底面的第一引线以及被引向所述第二侧面和所述底面的第二引线， 并且第三根引线被拉到引线之间的下表面。 第一引线，第二引线和第三引线在暴露于电容器主体的外表面的每个引线的整个边缘长度上分别与第一外部电极至第三外部电极接触并连接。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.024 seconds)
