-
公开(公告)号：KR1020090061306A
公开(公告)日：2009-06-16
申请号：KR1020070128277
申请日：2007-12-11
Applicant: 한국전자통신연구원
IPC: H04N19/14
CPC classification number: H04N19/137 , H04N19/115 , H04N19/61
Abstract: A distributed video coding device having a coding rate control function and a method thereof are provided to simply predict a bit rate of a decoder without increasing a calculation quantity of an encoder, thereby conducting an ERC(Encoder Rate Control) function. An intra-frame encoder(200) receives and encodes a key frame, and outputs a bit stream of the encoded key frame. An ERC module(400) calculates a bit rate in accordance with motion complexity of the current WZ(Wyner-Ziv) frame by using correlation of the bit rate and the motion complexity. A turbo encoder(300) encodes the WZ frame at the calculated bit rate, and outputs the encoded WZ bit stream. An equal quantizer(100) equally quantizes the WZ frame, and provides the WZ frame to the turbo encoder.
Abstract translation: 提供具有编码率控制功能的分布式视频编码装置及其方法，以简单地预测解码器的比特率而不增加编码器的计算量，从而进行ERC（编码器速率控制）功能。 帧内编码器（200）接收并编码关键帧，并输出编码关键帧的比特流。 ERC模块（400）通过使用比特率和运动复杂度的相关来根据当前WZ（Wyner-Ziv）帧的运动复杂度来计算比特率。 turbo编码器（300）以所计算的比特率对WZ帧进行编码，并输出编码的WZ比特流。 相等的量化器（100）同样量化WZ帧，并向turbo编码器提供WZ帧。
-
公开(公告)号：KR1020090061272A
公开(公告)日：2009-06-16
申请号：KR1020070128226
申请日：2007-12-11
Applicant: 한국전자통신연구원
IPC: H04L12/775 , H04L12/937
CPC classification number: H04L49/508 , H04L47/323 , H04L49/109 , H04L49/253
Abstract: An on-chip network to avoid packet blocking and a transmitting method thereof are provided to reduce the amount of meaningful data included in a data field inside a packet through differential coding, thereby reconstructing the data by one packet when collision of input ports inside a switch occurs. A network interface(210) converts inputted IP(Internet Protocol) data into packet data. The network interface produces differential encoding packet data based on an address value between packet data frames or a difference of IP data values to generate differential encoding packet data. A switch(230) combines plural differential encoding packet data including the same output port address by one packet data and transmits the packet data.
Abstract translation: 提供了一种用于避免分组阻塞的片上网络及其发送方法，以通过差分编码减少分组内的数据字段中包含的有意义的数据量，从而在交换机内的输入端口的冲突时重构数据 发生。 网络接口（210）将输入的IP（因特网协议）数据转换成分组数据。 网络接口基于分组数据帧之间的地址值或IP数据值的差异产生差分编码分组数据，以产生差分编码分组数据。 开关（230）将包含相同输出端口地址的多个差分编码分组数据组合成一个分组数据，并发送分组数据。
-
公开(公告)号：KR100817022B1
公开(公告)日：2008-03-26
申请号：KR1020060112953
申请日：2006-11-15
Applicant: 한국전자통신연구원
CPC classification number: H04N19/436 , H04N19/42 , H04N19/423 , H04N19/44
Abstract: A video decoder is provided to improve data communication parallelism of an on-chip network structure, by forming the video decoder to have a mesh structure overall and a star-structure regionally. A video decoder comprises a plurality of switches(200-208) and a plurality of on-switch networks(301-303). The switches provide a parallel data transmission channel between a predetermined master module side and another master module side, a parallel data transmission channel between the predetermined master module side and a predetermined slave module side, and a parallel data transmission channel between the predetermined slave module side and another slave module side. The on-chip networks provide a regional type parallel data transmission channel between predetermined slave module sides, and a parallel data transmission channel between a slave module side of a corresponding region and a switch side. The video decoder has a mesh structure, overall, by the switches overall and a star structure, regionally, by the on-chip networks.
Abstract translation: 提供了一种视频解码器，用于通过将视频解码器整体地形成网格结构并且在星形结构上进行区域化，来提高片上网络结构的数据通信并行性。 视频解码器包括多个交换机（200-208）和多个交换机上网络（301-303）。 这些开关在预定的主模块侧和另一主模块侧之间提供并行数据传输通道，预定主模块侧和预定从模块侧之间的并行数据传输通道以及预定从模块侧之间的并行数据传输通道 和另一个从模块侧。 片上网络在预定的从模块侧之间提供区域型并行数据传输通道，并且在相应区域的从模块侧和开关侧之间提供并行数据传输通道。 视频解码器具有网状结构，总体上由开关整体和星形结构，区域地由片上网络。
-
公开(公告)号：KR1020070059899A
公开(公告)日：2007-06-12
申请号：KR1020060074086
申请日：2006-08-07
Applicant: 한국전자통신연구원
CPC classification number: H04L49/101 , H04L49/15 , H04L49/45
Abstract: A crossbar switch architecture suitable for a multi-processor SoC platform is provided to realize excellent expandability when a master or slave device is added, realize fast data transfer while realizing the expandability of a satisfied level, and improve whole system performance by reducing data delay with the shortest transfer path. Each 2X2 multiplexer(300-333) connects one input line with an output line of the multiplexer placed in a previous row of in the same column, and connects another input line with the output line of the multiplexer placed at the previous column of the same row or the input/output line of the row including the multiplexer. The output line of the last column multiplexers of each row is connected to the input/output line of the current column. Each input/output line of the columns is connected to slaves(370-373) and each input/output line of the rows is connected to masters(360-363). A controller(350) determines a connection path of each 2X2 multiplexer according to interpretation of a received instruction.
Abstract translation: 提供了适用于多处理器SoC平台的交叉开关架构，以在添加主设备或从设备时实现优异的可扩展性，实现快速数据传输，同时实现满意级别的可扩展性，并通过减少数据延迟来提高整个系统性能 最短的传输路径。 每个2X2多路复用器（300-333）将一个输入线与放置在同一列中的前一行的多路复用器的输出线连接，并将另一个输入线与放置在同一列的前一列的多路复用器的输出线连接 行或包括多路复用器的行的输入/输出线。 每行的最后一列复用器的输出行连接到当前列的输入/输出行。 列的每个输入/输出线连接到从站（370-373），行的每个输入/输出线连接到主站（360-363）。 控制器（350）根据接收到的指令的解释来确定每个2X2多路复用器的连接路径。
-
公开(公告)号：KR1020070059860A
公开(公告)日：2007-06-12
申请号：KR1020060050751
申请日：2006-06-07
Applicant: 한국전자통신연구원
IPC: G10L19/005 , H04L1/00 , G10L21/02
Abstract: A method and an apparatus for recovering digital audio packet loss are provided to reduce audio quality deterioration by hiding a lost audio frame and improve accuracy of recovering an audio frame loss. A method for recovering digital audio packet loss includes a step of detecting whether an audio frame included in a received audio packet is lost, a step of detecting whether continuous audio frames are lost when an audio frame included in the received audio packet is lost, and a step of detecting a pitch from frames before lost audio frames when the continuous audio frames are lost and repeating the detected pitch to replace the lost audio frames.
Abstract translation: 提供一种用于恢复数字音频分组丢失的方法和装置，以通过隐藏丢失的音频帧并提高恢复音频帧丢失的准确度来减少音频质量恶化。 一种用于恢复数字音频分组丢失的方法包括检测包含在接收到的音频分组中的音频帧是否丢失的步骤，当包含在所接收的音频分组中的音频帧丢失时检测连续音频帧是否丢失的步骤;以及 当连续音频帧丢失并且重复检测到的音调以替换丢失的音频帧时，从丢失音频帧之前的帧中检测音高的步骤。
-
Patent Agency Ranking
公开(公告)号：KR100680270B1
公开(公告)日：2007-02-07
申请号：KR1020000003874
申请日：2000-01-27
IPC: H03M7/02
Abstract: 본 발명은 최대 사후 확률 방식을 이용한 터보 복호기 및 그 복호기에서의 복호 방법 방법에 관한 것이다. 이 복호 방법은 수신 심볼에 대해 순방향 및 역방향 가지 메트릭을 계산하여 출력하는 제1 단계; 상기 제1 단계에서 출력되는 순방향 및 역방향 가지 메트릭을 각각 양의 값을 갖도록 양수화한 후 정규화하는 제2 단계; 상기 제2 단계에서 정규화된 순방향 및 역방향 가지 메트릭을 사용하여 각각 순방향 및 역방향 상태 메트릭을 계산하는 제3 단계; 상기 계산된 순방향 및 역방향 상태 메트릭을 각각 정규화하되, 전단의 상태 메트릭에서 정규화에 필요한 값을 추출하여 현재 단의 상태 메트릭을 정규화하는 제4 단계; 및 상기 정규화된 순방향 및 역방향 상태 메트릭을 사용하여 로그 우도를 계산하는 제5 단계를 포함한다.
본 발명에 따르면, 상태 메트릭의 포화가 발생하지 않아 하드웨어로 구현하였을 때, 터보 복호기의 성능이 향상된다는 장점이 있다. 또한, 가지 메트릭이 모두 양수화되어 전단의 상태 메트릭으로 현재 단의 상태 메트릭을 정규화하므로 상태 메트릭을 계산하는 임계경로의 길이가 단축되어 고속의 터보 복호기를 구현할 수 있다는 장점이 있다.
MAP, 최대 사후 확률, 터보 복호기, 복호 방법, 가지 메트릭, 상태 메트릭-
公开(公告)号：KR100639985B1
公开(公告)日：2006-10-31
申请号：KR1020050013904
申请日：2005-02-19
Applicant: 한국전자통신연구원
Abstract: 온칩 네트워크 토폴로지 생성 장치 및 그 방법이 개시된다. 알고리즘 단계의 설계 사양이 구현된 레퍼런스 코드를 수행하여 IP 모듈간의 통신 요구량을 분석하고, IP 모듈들간의 통신 요구량을 기초로 IP 모듈들을 최하위 자식노드로 하는 이진트리를 생성한다. 그리고, 이진트리의 소정 중간노드와 연결된 하위 노드들과 소정 중간노드와의 병합 가능한 모든 경우 중에서 면적 및 통신지연시간을 기초로 정의된 비용함수의 값이 최소가 되는 병합을 선택하는 과정을 이진트리의 루트 노드까지 수행하여 트리를 재구성한다. 이로써, 면적 및 통신 지연 시간이 최소가 되는 온칩 네트워크 토폴로지를 생성할 수 있다.
온칩 네트워크 토폴로지, IP 모듈, 통신 요구량, 이진 트리-
公开(公告)号：KR1020060067102A
公开(公告)日：2006-06-19
申请号：KR1020050038373
申请日：2005-05-09
Applicant: 한국전자통신연구원
Abstract: 저전송률 비디오 데이터의 부호화를 위한 오브젝트 에지 검출 회로 및 방법이 개시된다. 상기 오브젝트 에지 검출 회로에서는, 저전송률 비디오 데이터의 부호화를 위한 오브젝트 에지 검출을 위하여, 수직 프로세스부가 수직 에지 정보 신호를 생성하고, 수평 프로세스부가 수평 에지 정보 신호를 생성하며, 이에 따라 비교기 트리가 상기 수직 에지 정보 신호및 상기 수평 에지 정보 신호로부터 양방향 에지 정보 신호를 생성한다.
-
公开(公告)号：KR100590764B1
公开(公告)日：2006-06-15
申请号：KR1020030090038
申请日：2003-12-11
Applicant: 한국전자통신연구원
IPC: G06F9/46
Abstract: 멀티프로세서 시스템에서 스케줄러를 이용한 대규모 데이터 처리 방법을 제시한다. 본 발명의 일 관점에 의한 데이터 처리 방법은, 데이터베이스 군에 저장된 대규모의 처리 데이터 및 데이터를 처리하는데 필요한 정보들로부터 데이터 처리를 위해 사용될 일련의 작업 명령들의 작업리스트를 작성하고, 스케줄러에 의해서 프로세서 군을 구성하는 개별 프로세서들 각각에 작업리스트의 일련의 작업 명령들을 할당하여 작업 명령들을 개별 프로세서들이 병렬 또는 순차적으로 처리한다.
멀티 프로세스, 멀티 프로세싱, 스케줄러, 데이터 처리, 데이터 베이스-
公开(公告)号：KR1020060064966A
公开(公告)日：2006-06-14
申请号：KR1020040103661
申请日：2004-12-09
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가상의 통신 모듈 및 이를 이용한 통신 프로토콜 검증방법에 관한 것이다.
본 발명에 따른 가상의 통신 모듈 및 이를 이용한 통신 프로토콜 검증방법은 데이터를 보내거나 받는 요청을 하는 한쌍의 메시지 큐/클라이언트와, 기 요청에 응답해서 데이터를 보내거나 받는 한쌍의 메시지 큐/서버와, 상기 메시지 큐와 연동해서 데이터를 네트워크를 통해서 보내고 받는 네트워크/클라이언트 및 네트워크/서버를 포함하는 가상의 통신 모듈을 제공한다.
이러한 구성에 의하여, 본 발명은 통신시스템에서 운영되는 통신 프로토콜을 개발하는데 있어서 양방향 통신 환경이 소프트웨어로 구축되기 때문에 하드웨어 개발이 안된 상태에서도 통신 프로토콜 개발이 가능하며, 통신 프로토콜의 검증을 위해 별도로 모의 검증 환경을 구축할 필요가 없게 됨으로써, 개발을 상대적으로 용이하게 할 수 있으며, 모든 개발 환경이 소프트웨어로 이루어지기 때문에 디버깅이 쉬워서 개발기간을 획기적으로 줄일 수 있다.
통신, 프로토콜, 메시지 큐, 클라이언트, 서버, 네트워크
-
-
-
-
-
-
-
-
-
Search Results
199
records
(took 0.029 seconds)
