-
-
-
-
-
-
-
公开(公告)号:KR1020160024503A
公开(公告)日:2016-03-07
申请号:KR1020140111310
申请日:2014-08-26
Applicant: 삼성전자주식회사
IPC: G11C11/4063 , G11C11/4074
CPC classification number: G11C8/08 , G11C5/025 , G11C7/02 , G11C7/1006 , G11C7/18 , G11C8/12 , G11C11/4074 , G11C11/4085 , G11C11/4097
Abstract: 반도체메모리장치는메모리셀 어레이, 복수의서브워드라인드라이버들, 및제1 및제2 파워선택스위치들을포함한다. 메모리셀 어레이는데이터를저장하며복수의워드라인들에각각연결되는복수의메모리셀 로우들을구비한다. 서브워드라인드라이버들은복수의워드라인들에연결된다. 제1 및제2 파워선택스위치들은복수의서브워드라인드라이버들과연결되고, 복수의스위칭제어신호들에응답하여선택된워드라인의비활성화전압레벨과선택된워드라인에인접한적어도하나의제1 인접워드라인의오프전압레벨을개별적으로제어한다.
Abstract translation: 本发明涉及一种包括存储单元阵列,多个子字线驱动器以及第一和第二功率选择开关的半导体存储器件。 存储单元阵列具有存储数据并分别连接到多个字线的多个存储单元行。 子字线驱动器连接到多个字线。 第一和第二功率选择开关连接到多个子字线驱动器,并分别控制用于停止响应于多个开关控制信号选择的字线的电压电平,以及与第二和第二功率选择开关相邻的至少一个第一相邻字线的截止电压电平 所选字线。 根据本发明,可以提供能够降低扰动影响的半导体存储装置。
-
-
-
-
-
-
-