公开(公告)号：KR100623975B1

公开(公告)日：2006-09-13

申请号：KR1019990016315

申请日：1999-05-07

Applicant: 삼성전자주식회사

Inventor： 정창오

IPC: H01L29/786

Abstract: 마스크 수를 줄이는 액정 표시 장치의 제조 방법. 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 도전체층을 연속 증착한 다음 도전체층과 중간층을 패터닝하여 화면 표시부의 데이터선 및 소스/드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선과 그 하부의 중간층 패턴을 형성한다. 데이터선 및 소스/드레인 전극 등의 위에 감광성 유기 절연 물질로 이루어진 보호막을 도포한다. 화면 표시부의 투과율과 주변부의 투과율이 다른 하나 이상의 마스크를 통하여 보호막에 빛을 조사한 후 현상하여 두께가 다른 보호막 패턴을 형성한다. 여기에서 화면 표시부의 보호막 패턴은 두께가 얇은 부분과 두꺼운 부분으로 이루어지며, 주변부의 보호막 패턴은 두께가 두꺼운 부분과 없는 부분으로 이루어진다. 건식 식각 방법으로 사용하여, 주변부에서는 보호막이 없는 부분, 즉 게이트 패드 위의 반도체층을 제거함과 동시에 화면 표시부에서는 보호막이 두꺼운 부분, 즉 드레인 전극 일부를 제외한 데이터 배선을 덮는 부분과 소스 및 드레인 전극 사이를 덮는 부분의 보호막은 남겨두고 나머지 부분의 얇은 보호막과 그 하부의 반도체층을 제거한다. 마지막으로 화소 전극과 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
액정표시장치, 박막트랜지스터기판, 감광성유기절연물, 사진식각법, 마스크

Abstract translation: 一种制造减少掩模数量的液晶显示装置的方法。 一项所述的基板，其包括屏幕显示单元和周边部分上形成包括栅极线的栅极焊盘和所述栅极电极和所述画面显示的周边部分的栅布线，并连续沉积栅绝缘膜，半导体层，中间层和导体层，然后在导电层和在中间层上 由此形成包括屏幕显示单元的数据线和源极/漏极以及周边部分的数据焊盘和其下的中间层图案的数据线。 在数据线和源极/漏极上施加由光敏有机绝缘材料制成的保护膜。 通过具有不同屏幕显示部分透射率和周边部分透射率的一个或多个掩模对该保护膜照射光，然后显影以形成具有不同厚度的保护膜图案。 这里，屏幕显示部分的保护膜图案由薄部分和厚部分组成，并且周边部分的保护膜图案由厚部分和没有厚部分的部分组成。 使用干蚀刻方法中，在该部分没有保护膜的周边部分，即在除去半导体层和在同一时间的栅极焊盘，上述厚的保护膜部分的画面显示，即该部分与源极和漏极电极之间覆盖数据线除了漏电极部分 剩余的薄保护膜和下面的半导体层被去除。 最后，形成像素电极，辅助栅极焊盘和辅助数据焊盘。

公开(公告)号：KR1020060070334A

公开(公告)日：2006-06-23

申请号：KR1020040109039

申请日：2004-12-20

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  배양호 ,  조범석 ,  정창오

IPC: G02F1/136

CPC classification number: H01L27/124 ,  G02F1/136286 ,  G02F2001/136295 ,  H01L27/1288

Abstract: 본 발명은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 확산 방지층 및 구리를 포함하는 금속층을 순차적으로 형성하는 단계, 상기 구리를 포함하는 금속층 위에 감광성 수지막을 형성하고 패터닝하는 단계, 상기 감광성 수지막을 마스크로 하여 상기 구리를 포함하는 금속층을 습식 식각하는 단계 및 상기 확산 방지층을 건식 식각하는 단계를 포 함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
구리, 습식 식각, 건식 식각, 감광성 수지막

公开(公告)号：KR1020060066426A

公开(公告)日：2006-06-16

申请号：KR1020040105023

申请日：2004-12-13

Applicant: 삼성전자주식회사

Inventor： 이재경 ,  정창오

IPC: G02F1/136

CPC classification number: H01L27/124 ,  G02F1/136286 ,  G02F2001/136295

Abstract: 본 발명은 다층 도전성 물질막을 제 1 식각한 다음 제 2 식각하여 금속 배선을 형성하는 방법이다. 상기 다층 도전성 물질막은 몰리브덴 또는 몰리브덴을 포함하는 물질/ 알루미늄 또는 알루미늄 합금/ 몰리브덴 또는 몰리브덴을 포함하는 물질로 이루어진 3층 도전성 물질막{Mo (or MoX)/Al (or AlX)/Mo (or MoX)}일 수 있으며, 상기 식각은 습식 식각일 수 있다. 구체적으로, 상기 제 1 식각용액으로 상층 몰리브덴 또는 몰리브덴을 포함하는 물질막을 제 1 식각용액으로 식각하여 배선 패턴을 형성한 후, 알루미늄 또는 알루미늄 합금/ 하층 몰리브덴 또는 몰리브덴을 포함하는 물질을 제 2 식각용액으로 다시 식각하여 도전성 배선을 형성한다.
본 발명과 같이, 다층 도전성 배선을 2 스텝 식각 공정으로 형성하면, 식각 시간 및 식각액의 선택, 조합이 1 스텝 식각 공정의 경우보다 다양해져 원하는 배선 형상(Profile)을 쉽게 형성할 수 있다.
식각, 2 스텝 식각, Mo/Al/Mo, 데이터 라인,

公开(公告)号：KR1020060040861A

公开(公告)日：2006-05-11

申请号：KR1020040089782

申请日：2004-11-05

Applicant: 삼성전자주식회사

Inventor： 조범석 ,  김병준 ,  정창오 ,  이제훈 ,  배양호

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F1/13458 ,  G02F1/136227 ,  H01L27/124

Abstract: 표시 품질을 향상시킬 수 있는 어레이 기판 및 이의 제조방법이 개시된다. 어레이 기판은 기판, 스위칭 소자 및 화소전극을 포함한다. 기판은 표시영역 및 주변영역으로 이루어진다. 스위칭 소자는 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 제1 내지 제3 전극 중 적어도 하나는 제1 금속막 및 질화 처리된 제2 금속막으로 이루어진다. 화소전극은 스위칭 소자의 제1 내지 제3 전극 중 하나와 제2 금속막을 통해 전기적으로 연결된다. 제1 금속막은 알루미늄 네오디뮴 니켈로 이루어지고, 제2 금속막은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진다. 따라서, 스위칭 소자의 제1 내지 제3 전극은 화소전극과의 접촉저항이 적은 제2 금속막을 갖는 이중막 구조를 가지므로, 접촉저항에 의한 표시품질의 저하를 방지할 수 있다.

公开(公告)号：KR100508036B1

公开(公告)日：2005-11-21

申请号：KR1019970047730

申请日：1997-09-19

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  허명구 ,  홍문표 ,  김치우 ,  김양선 ,  탁영재

IPC: H01L21/28

Abstract: 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 배선용 조성물, 금속 배선 및 그 제조 방법, 이를 이용한 표시 장치 및 그 제조 방법에 관한 것이다. 텅스텐과 몰리브덴이 혼합되어 있는 조성물을 기판에 증착하여 배선을 형성한다. 이 배선용 몰리브덴 합금을 이용하여 표시 장치, 특히 액정 표시 장치의 게이트 배선을 형성한다. 이 몰리브덴 합금은 알루미늄 식각액에 대하여 저저항을 가지는 알루미늄 또는 알루미늄 합금과 비슷한 식각비를 보이므로, 게이트 배선을 알루미늄 또는 알루미늄 합금 및 몰리브덴 합금의 이중층으로 형성하는 경우에 완만한 경사의 식각이 가능하다. 또한 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 데이터선을 형성하는 경우에 증착 압력에 따라 막의 응력을 변화시켜 기판이 휘지않는 조건에서 두껍게 형성할 수 있으므로 고정세 및 대화면의 표시 장치용 배선으로 적합하다.

公开(公告)号：KR1020050079430A

公开(公告)日：2005-08-10

申请号：KR1020040007679

申请日：2004-02-05

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  정창오 ,  조범석

IPC: G02F1/136

Abstract: 본 발명은, TFT LCD 기판의 알루미늄 배선 형성방법과 이를 이용한 TFT LCD 기판에 관한 것이다. 본 발명에 의한 TFT LCD 기판의 알루미늄 배선 방법은, 질소의 전구체 가스가 존재하는 분위기 하에서 기판 소재 상에 질소를 포함하는 질화 알루미늄층을 증착하는 단계와, 상기 질화 알루미늄층의 상부에 알루미늄층을 증착하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여 내 힐록 특성이 우수한 알루미늄 배선을 포함하는 TFT LCD 기판을 형성할 수 있다.

公开(公告)号：KR1020050075520A

公开(公告)日：2005-07-21

申请号：KR1020040003018

申请日：2004-01-15

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  정창오 ,  김진수

IPC: G02F1/136

Abstract: 본 발명은, TFT LCD 기판의 다중층 배선과 이를 이용한 TFT LCD에 관한 것이다. 본 발명에 의한 TFT LCD 기판의 다중층 배선을 형성하는 방법은, 기판 소재 상에 제1금속층을 증착하는 단계와, 상기 제1금속층의 상부에 절연막을 형성하는 단계와, 상기 절연막의 상부에 제2금속층을 증착하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여 갈바닉 효과가 억제되어 배선 형상 불량이 감소한다.

公开(公告)号：KR1020050040283A

公开(公告)日：2005-05-03

申请号：KR1020030075447

申请日：2003-10-28

Applicant: 삼성전자주식회사

Inventor： 조홍제 ,  정창오 ,  이육래 ,  최동욱 ,  김영선 ,  강성철

IPC: G02F1/136

Abstract: 본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 본 발명의 액정표시장치는 TFT 기판의 가장자리에 금속층과 상기 금속층의 상층에 투명전도층을 갖는 액정표시장치에 있어서, 상기 투명전도층은 상기 금속층의 상면을 노출시키는 개방부를 갖는 것을 특징으로 한다. 이에 의해 그로스 테스트를 수행할 때 패드부와 프로브 핀 사이의 접촉이 안 되는 것을 방지하고 접촉저항을 감소시킬 수 있다.

公开(公告)号：KR1020050036127A

公开(公告)日：2005-04-20

申请号：KR1020030071706

申请日：2003-10-15

Applicant: 삼성전자주식회사

Inventor： 이재경 ,  정창오

IPC: H01L29/786

Abstract: 기판 위에 금속 배선과 대응하는 부분에 투과부를 가지는 마스크 패턴을 정렬하는 단계, 투과부를 통해 노출되는 기판 위에 선택적으로 금속을 증착하여 금속 배선을 형성하는 단계를 포함한다.

公开(公告)号：KR100441839B1

公开(公告)日：2004-11-06

申请号：KR1019960055069

申请日：1996-11-18

Applicant: 삼성전자주식회사

Inventor： 정창오

IPC: H01L29/786

Abstract: PURPOSE: A TFT(Thin Film Transistor) substrate is provided to improve chemical resistance of a gate by using a dual gate structure composed of molybdenum and aluminum alloys. CONSTITUTION: A dual gate(20) is formed on a glass substrate(1), wherein a lower gate layer(21) is composed of an aluminum alloy and an upper gate layer(22) is composed of a molybdenum alloy to prevent damage of the lower layer. A gate insulating layer(2) is formed on the resultant structure. A semiconductor layer(3) is formed on the gate insulating layer to overlap the dual gate. A source(5) and a drain(6) are formed on the semiconductor layer spaced apart from each other. A pixel electrode(8) is connected to the drain.