Abstract:
본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는, 우선 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 형성하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극 및 데이터선과 연결되어 있는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 보호막을 패터닝하여 적어도 드레인 전극을 드러내는 접촉 구멍을 형성하고, 보호막의 상부에 은 또는 은 합금을 이루어진 도전막을 적층하고, 페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 식각액을 이용하여 도전막을 패터닝하여 접촉 구멍을 통하여 드레인 전극과 연결되는 반사막을 형성한다. 식각액, 은, 은합금, 페릭 나이트레이트, 헥사 에틸렌글리콜 테트라민
Abstract:
PURPOSE: A method for forming a metal pattern, a TFT(Thin Film Transistor) using the method, and a method for fabricating the TFT are provided to form easily a metal pattern by coating, exposing, and developing an organic metal complex including a metal material to form a metal pattern. CONSTITUTION: An organic metal layer(201) is formed on an upper surface of a substrate by coating an organic metal complex including metal material on the substrate. An exposure process for the organic metal layer is performed by using a photo mask. A metal pattern is formed by developing the organic metal layer. A heat treatment process for the metal pattern is performed. The metal material is formed with one of silver, copper, tungsten, and aluminum. The heat treatment process is performed under the temperature of 150 or more degrees centigrade during 2 to 20 minutes within a vacuum chamber.
Abstract:
PURPOSE: An indium zinc oxide etchant composition and a method for fabricating a thin film transistor substrate of a liquid crystal display are provided to easily etch an IZO transparent electrode without affecting Mo compound. CONSTITUTION: An IZO etchant is composed of hydrochloric acid of 1-10 weight%, nitric acid of 1-20 weight%, an inhibitor of 1-500 ppm and water of 70-98 weight%. A gate pattern including a gate line(22), a gate pad(24) and a gate electrode is formed on a substrate(10). A gate insulating layer(30) is formed on the substrate. A semiconductor layer pattern and a resistant contact layer pattern is formed. A data line including a data line(62), a data pad, source and drain electrodes are formed on the substrate. A passivation layer(70) is formed on the overall surface of the substrate. The passivation layer is patterned to form contact holes that respectively expose the gate pad, data pad and drain electrode. A transparent conductive film is formed on the substrate and etched using the etchant, to form an auxiliary gate pad(86), an auxiliary data pad(88) and a pixel electrode(82) respectively connected to the gate pad, data pad and drain electrode.
Abstract:
PURPOSE: A stripper composition for photoresist, a method for preparing a semiconductor device using the composition and a semiconductor device prepared by the method are provided, to reduce the stripping time, to generate no impurity particles, and to enable the hard baking and ashing processes to be omitted. CONSTITUTION: The stripper composition comprises 20-60 wt% of monoethanolamine; 15-50 wt% of N,N-dimethylacetamide; 15-50 wt% of carbitol; and 0.1-10 wt% of gallic acid. The method comprises the step of stripping the photoresist of a semiconductor device with the stripper composition. Preferably the semiconductor device contains a Ag reflection layer, and the semiconductor device is exposed to the light of ArF, KrF, DUV, E-beam or X-ray.
Abstract:
절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 적층하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격으로 마주하고 있는 드레인 전극을 형성하는 단계, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계, 상기 데이터선과 상기 드레인 전극을 형성하는 단계 및 상기 화소 전극을 형성하는 단계 중 적어도 하나는 65 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산, 0.1 내지 8.0%의 칼륨 화합물 및 잔량의 물을 포함하는 식각액 조성물을 이용하여 사진 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다. 식각액, 칼륨 화합물, 염기성 질소 화합물, 언더컷, 프로파일
Abstract:
식각 특성이 우수한 Mo 박막 패턴의 형성 방법 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 먼저, 80∼150℃의 온도 범위에서, 12,000∼16,000 Watts 범위의 파워를 인가하고, 증착 속도는 100∼120 Å/초 범위로 Mo를 증착하여 Mo 박막을 형성하도록 한다. 다음에, 형성되는 Mo 박막을 식각하여 Mo 박막 패턴을 형성하도록 한다. 형성되는 Mo 박막 패턴은 잔사나 얼룩이 없고 이중막의 막간 단차도 생성되지 않을 뿐만 아니라 깨끗한 패턴으로 제조된다. 따라서, 이러한 증착 조건에 따라 증착되고 식각된 Mo 박막 패턴을 액정 표시 장치용 박막 트랜지스터 기판의 제조시에 적용하면 결함이 감소되고 품질이 향상된 기판을 제조할 수 있다.
Abstract:
먼저, 기판의 상부에 알루미늄 합금의 도전막을 차례로 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 크롬의 하부막과 알루미늄 합금의 상부막으로 이루어질 도전층을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이때, 크롬의 하부막은 8-12%의 Ce(NH 4 ) 2 (NO 3 ) 6 과 4-12%의 질산(NH 3 )과 나머지 초순수로 이루어진 식각액을 이용하여 습식 식각으로 패터닝하며, 식각액에서 질산이 4-8%인 경우에는 4-8%의 질산과 초순수로 이루어진 세정액을 이용하여 습식 세정을 실시할 수 있다. 이어, 데이터 배선으로 가리지 않는 저항성 접촉층을 제거하여 반도체층의 채널부를 드러낸다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한 다음, IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 알루미늄, IZO, 식각액, 크롬, 식각시간
Abstract:
A method for manufacturing a wiring for a display device and a method for manufacturing a thin film transistor substrate are provided to enhance the adhesion degree of an upper layer and prevent the lifting of the wiring, by forming the wiring to have a gentle lateral surface. A metal layer is formed on a substrate(110). The metal layer has a multi-layer structure of a first metal layer(129p) and a second metal layer(129q). A photoresist film(40) is formed on the metal layer. The metal layer is etched by using the photoresist film as a mask, thereby forming a metal wiring(129). In the photoresist film, a surface slope with respect to the metal layer gets larger from an end to a predetermined location.
Abstract:
데이터 배선의 상부와 투명 도전 물질의 접촉 특성 및 데이터 배선의 하부와 드레인 또는 소스의 접촉 특성을 향상시킬 수 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법이 제공된다. 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 게이트 배선을 형성하는 단계, 게이트 절연막을 형성하는 단계, 반도체층 및 저항성 접촉층을 형성하는 단계, 몰리브덴 합금막의 제 1 데이터 배선용 도전막 및 알루미늄막 또는 제 1 알루미늄 합금막의 제 2 데이터 배선용 도전막을 차례로 형성하고, 제 2 데이터 배선용 도전막 상에 전이 금속을 증착하여 제 2 데이터 배선용 도전막의 표면에 제 2 알루미늄 합금막이 형성되는 제 3 데이터 배선용 도전막을 형성하는 단계, 데이터 패드, 데이터 라인, 소스 전극 및 드레인 전극을 형성하는 단계, 보호막을 형성하는 단계 및 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함한다. 액정 표시 장치, 언더컷(undercut), 접촉 저항
Abstract:
PURPOSE: A stripper composition for photo resist is provided, to improve the photo resist dissolving power and the strippability, and to simplify the gate wiring process of a LCD circuit or a semiconductor IC by allowing the hard bake process and the ashing process in the gate process line to be omitted and reducing the etching time of Cr (the second conductive layer). CONSTITUTION: The stripper composition comprises an alkanol amine; an organic solvent; 0.01-0.1 wt% of a fluorine-based nonionic surfactant; and 2-30 wt% of water. Preferably the fluorine-based nonionic surfactant is represented by the formula F(CF2CF2)nCH2CH2O(CH2CH2O)xH, wherein n is an integer of 1-9 and x is an integer of 0-25. Preferably the stripper composition comprises 20-30 wt% of monoethanol amine; 50-66 wt% of N-methylpyrrolidone; 0.01-0.1 wt% of the fluorine-based nonionic surfactant; and 4-30 wt% of water.