전계 방출 디스플레이
    121.
    发明授权
    전계 방출 디스플레이 失效
    场发射显示

    公开(公告)号:KR100233254B1

    公开(公告)日:1999-12-01

    申请号:KR1019960069791

    申请日:1996-12-21

    Abstract: 본 발명은 전자 방출 디스플레이에 관한 것으로, 하나의 절연성 기판 위에 화소 어레이와 스캔 및 데이터 구동회로가 집적화되어 있는 전계 에미터 패널을 제공하여, 고화질 및 고밀도의 전계 방출 디스플레이를 저 가격으로 제공하고자 한다. 본 발명에서는 상기 화소 어레이의 전계방출소자를 절연성 기판 위에 형성된 실리콘 전계방출소자로 구성함으로써, 상기 스캔 구동 회로 및 데이터 구동회로의 기본회로로 사용되는 상보형 다결정실리콘 박막트랜지스터를 상기 화소 어레이가 형성되어 있는 기판에 쉽게 집적화시킬 수 있다. 또한, 상기 화소 어레이의 각 화소에 하나의 고전압 박막트랜지스터를 부착시키고, 디스플레이의 신호를 상기 고전압 박막트랜지스터를 통해 인가함으로써 상기 스캔 및 데이터 구동회로의 저전압화가 가능하고, 아울러 고전압이 아닌 통상의 구동전압에서 고속으로 동작하는 상보형 다결정 박막트랜지스터로 상기 스캔 및 데이터 구동회로를 보다 쉽게 구현할 수 있다.

    마이크로파 공진검침기 및 다이나믹 플라스마의 밀도 측정방법
    123.
    发明授权
    마이크로파 공진검침기 및 다이나믹 플라스마의 밀도 측정방법 失效
    使用探针的动态等离子体的MICROWAVE共振探测和测量方法

    公开(公告)号:KR100159203B1

    公开(公告)日:1999-05-01

    申请号:KR1019950049254

    申请日:1995-12-13

    Abstract: 본 발명은 마이크로파 공진검침기(Microwave Resonance Probe) 및 이를 이용한 다이나믹 플라스마(Dynamic Plasma)의 밀도 측정방법에 관한 것으로, 측정 오차 및 측정상의 어려움을 최소화하여 비교적 낮은 플라스마의 밀도 및 국부적인 밀도를 측정하는데 이용할 수 있는 마이크로파 공진검침기 및 이를 이용한 다이나믹 플라스마의 밀도 측정방법에 관한 것으로, 1/4 파장 평행 전달선; 상기 1/4 파장 평행 전달선과 인접한 곳에 위치하며 동축케이블에 연결되고, 외부의 주파수 발생기의 출력을 입력받아 상기 1/4 파장 평행 전달선을 진동시키는 제1자기루프; 상기 1/4 파장 평행 전달선과 인접한 곳에 위치하며 동축케이블에 연결되고, 상기 1/4 파장 평행 전달선을 통해 전달된 신호를 외부의 출력장치로 출력하는 제2자기루프; 및 상기 1/4 파장 평행 전달선을에폭시를 이용하여 동축 케이블에 부착시키므로써 상기 1/4 파장 평행 전달선을 전기적으로 플로팅(floating) 시키는 결합수단으로 구성되고, 진공 밀봉된 것을 특징으로 한다.

    자기 정렬형 집속전극을 가지는 전계방출 소자의 제조방법
    124.
    发明公开
    자기 정렬형 집속전극을 가지는 전계방출 소자의 제조방법 失效
    具有自对准聚焦电极的场发射器件的制造方法

    公开(公告)号:KR1019980048923A

    公开(公告)日:1998-09-15

    申请号:KR1019960067577

    申请日:1996-12-18

    Abstract: 본 발명은 집속전극을 구비하는 전계방출 소자의 제조방법에 관한 것으로, 기판(1)상에 캐소우드 팁(7)을 형성하고, 게이트 절연막(8)과 전극용 금속막 또는 도전성막을 차례로 형성한 후, 상기 게이트 막을 CMP법으로 패터닝하여 캐소우드 팁(7)의 상측부를 소정의 폭으로 노출시켜 게이트 전극(6)을 정의하고, 노출된 기판상에 집속전극 절연막(10)과 집속전극 금속막 또는 도전성막(11a)을 형성한 후, 상기 집속전극 막(11a)을 CMP 법으로 패터닝하여 집속전극을 형성하고, 상기 집속전극(11)을 통하여 노출된 집속전극 절연막(10)과 게이트 절연막(6)을 식각하여 캐소우드 팁(7)을 공기중으로 노출시켜 전계 방출 소자를 제조한다.
    이러한 본 발명의 전계 방출 소자는 캐소우드 팁과 게이트 전극 및 집속전극을 대칭적으로 형성시킬 수 있으며, 전자빔의 집속도를 향상시킬 수 있으므로 평판 디스플레이 제조시 고선명도의 소자를 제작할 수 있다.

    전계방출 소자의 구조 및 그 제조 방법
    125.
    发明公开
    전계방출 소자의 구조 및 그 제조 방법 失效
    场发射器件的结构及其制造方法

    公开(公告)号:KR1019980037620A

    公开(公告)日:1998-08-05

    申请号:KR1019960056398

    申请日:1996-11-22

    Abstract: 본 발명은 전자원 장치(electron source device)에 관한 것으로, 절연성 기판 위에 기둥이 있는 원추형의 캐소드(cathode)를 가지며, 기둥 부분은 도핑되지 않은(undoped) 실리콘으로 구성되고, 원추 부분은 전체 또는 일부가 도핑된 실리콘으로 구성되어 있고, 600℃ 이하의 반도체 공정으로 제조될 수 있기 때문에 대면적 및 유리를 기판으로 사용할 수 있고, 또한 제조 생산성을 크게 증대시킬 수 있는 전계방출 소자의 구조 및 제조 방법이 제시된다.

    3극형 전계방출소자 제조 방법
    126.
    发明公开
    3극형 전계방출소자 제조 방법 失效
    制造双极场发射器件的方法

    公开(公告)号:KR1019980034433A

    公开(公告)日:1998-08-05

    申请号:KR1019960052474

    申请日:1996-11-06

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    3극형 전계방출소자 제조 방법.
    2. 발명이 해결하고자 하는 기술적 과제
    600℃ 이하의 저온에서 모든 공정을 진행시킬수 있고 실리콘 캐소드 팁의 탑 부위를 뾰족하게 형성하여, 저가격 및 대면적하에서 전계방출 효율을 향상시키고자 함.
    3. 발명의 해결 방법의 요지
    등방성 식각 및 비등방성식각을 연속적으로 실시하여 기둥이 있고 잘린 원추 형상의 제1 실리콘 패턴을 형성한 다음, 습식식각에 의해 기둥이 있고 끝이 뾰족한 원추 형상의 제2 실리콘 패턴을 형성함으로써 캐소드 팁을 형성하고, 게이트 형성 시 에치백 공정을 사용한다.
    4. 발명의 중요한 용도
    전자원 장치

    평면형 안티퓨즈 소자의 제조방법
    127.
    发明公开
    평면형 안티퓨즈 소자의 제조방법 失效
    用于制造平面反熔丝元件的方法

    公开(公告)号:KR1019970054316A

    公开(公告)日:1997-07-31

    申请号:KR1019950049253

    申请日:1995-12-13

    Abstract: 본 발명은 안티퓨스 소자의 제조방법에 관한 것으로, 특히 활성층형성용 금속의 전기적 특성을 향상시켜 저전압에서도 프로그래밍이 가능하도록 하는데 적합하도록 한 안티퓨즈 소자의 제조방법에 관한 것이다. 상술한 본 발명은 활성층(23)으로서 Si
    1-x Ge
    x 을 형성하고 접촉창(30,31)에 의해 노출된 활성층(23) 표면에 TEOS막을 형성하며, 이 TEOS막의 표면에 전극을 형성한 구조로 제조하여 균일한 절연파괴전압과 낮은 절연파괴전압을 실현함으로써 프로그래밍의 신뢰성이 증대된다.

    반도체 장치 제작에서의 도펀트 활성화 방법

    公开(公告)号:KR1019970052100A

    公开(公告)日:1997-07-29

    申请号:KR1019950050522

    申请日:1995-12-15

    Inventor: 송윤호 조경익

    Abstract: 본 발명은 반도체 장치 제작에서의 도펀트 활성화 방법에 관한 것으로서, 모스 전계 효과 트랜지스터, 에스오아이 모스 전계 효과 트랜지스터 및 다결정 실리콘 박막 트랜지스터의 소스/드레인 형성을 위한 이온주입 후의 도펀트 활성화 공정을 질소(N
    2 ), 헬륨(He), 아르곤(Ar), 수소(H
    2 ), 산소(O
    2 ) 중 어느 한 기체, 또는 상기 기체 중에서 2종류 이상의 혼합기체로 이루어진 상압 이상의 고압(high pressure) 전기로에서 열처리하여 수행함으로써 도펀트 활성화에 필요한 전체적인 열처리 시간을 단축하고, 또한 열처리 온도를 저하시킬 수 있어 MOSFET와 SOI MOSFET에서 소스/드레인의 접합 깊이를 매우 얕게 할 수 있으며, 또한, 600℃ 이하의 저온 Poly-Si TFT 제작에서 도펀트의 활성화를 짧은 시간 내에 달성할 수 있어 Poly-Si TFT의 제조 생산성을 향상시킬 수 있다.

    마이크로파 공진검침기 및 다이나믹 플라스마의 밀도 측정방법

    公开(公告)号:KR1019970048407A

    公开(公告)日:1997-07-29

    申请号:KR1019950049254

    申请日:1995-12-13

    Abstract: 본 발명은 마이크로파 공진검침기(Microwave Resonance Probe) 및 이를 이용한 다이나믹 플라스마(Dynamic Plasma)의 밀도 측정방법에 관한 것으로, 측정 오차 및 측정상의 어려움을 최소화하여 비교적 낮은 플라스마의 밀도 및 국부적인 밀도를 측정하는데 이용할 수 있는 마이크로파 공진검침기 및 이를 이용한 다이나믹 플라스마의 밀도 측정방법에 관한 것으로, 1/4 파장 평행 전달선; 상기 1/4 파장 평행 전달선과 인접한 곳에 위치하며 동축케이블에 연결되고, 외부의 주파수 발생기의 출력을 입력받아 상기 1/4 파장 평행 전달선을 진동시키는 제1자기루프; 상기 1/4 파장 평행 전달선과 인접한 곳에 위치하며 동축케이블에 연결되고, 상기 1/4 파장 평행 전달선을 통해 전달된 신호를 외부의 출력장치로 출력하는 제2자기루프; 및 상기 1/4 파장 평행 전달선을에폭시를 이용하여 동축 케이블에 부착시키므로써 상기 1/4 파장 평행 전달선을 전기적으로 플로팅(floating) 시키는 결합수단으로 구성되고, 진공 밀봉된 것을 특징으로 한다.

Patent Agency Ranking