公开(公告)号：AU2023202734B2

公开(公告)日：2025-02-13

申请号：AU2023202734

申请日：2023-05-02

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  NISHI TAKAHIRO ,  TOMA TADAMASA ,  KANOH RYUICHI ,  LIM CHONG SOON ,  LIAO RU LING ,  SUN HAI WEI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA

IPC: H04N19/117 ,  H04N19/157 ,  H04N19/80

Abstract: An image encoder is provided, which includes circuitry and a memory coupled to the circuitry. The circuitry, in operation, performs a boundary smoothing operation along a boundary between a first partition having a non-rectangular shape (e.g., a triangular shape) and a second partition that are split from an image block. The boundary smoothing operation includes: first-predicting first values of a set of pixels of the first partition along the boundary, using information of the first partition; second-predicting second values of the set of pixels of the first partition along the boundary, using information of the second partition; weighting the first values and the second values; and encoding the first partition using the weighted first values and the weighted second values.

公开(公告)号：AU2023306696A1

公开(公告)日：2025-01-23

申请号：AU2023306696

申请日：2023-06-01

Applicant: PANASONIC IP CORP AMERICA

Inventor： GAO JINGYING ,  TEO HAN BOON ,  LIM CHONG SOON ,  YADAV PRAVEEN KUMAR ,  ABE KIYOFUMI ,  NISHI TAKAHIRO ,  TOMA TADAMASA

IPC: H04N19/30 ,  H04N19/46 ,  H04N19/85

Abstract: The present invention is provided with: a circuit; and a memory connected to the circuit. In operation, the circuit decodes a first bitstream to acquire a first image, decodes a second bitstream to acquire specification information specifying a specific region in the first image and a second image including image data of the specific region, and generates a third image on the basis of the first image, the specification information, and the second image.

公开(公告)号：MX2024004992A

公开(公告)日：2024-05-07

申请号：MX2024004992

申请日：2020-02-18

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LIAO RU LING ,  LI JING YA

IPC: H04N19/537 ,  H04N19/105 ,  H04N19/157 ,  H04N19/96

Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.

公开(公告)号：MX2024004987A

公开(公告)日：2024-05-07

申请号：MX2024004987

申请日：2020-02-18

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LIAO RU LING ,  LI JING YA

IPC: H04N19/537 ,  H04N19/105 ,  H04N19/157 ,  H04N19/96

Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.

公开(公告)号：AU2024200587A1

公开(公告)日：2024-02-22

申请号：AU2024200587

申请日：2024-01-31

Applicant: PANASONIC IP CORP AMERICA

Inventor： LI JING YA ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO

IPC: H04N19/52

Abstract: An encoder includes circuitry and memory connected to the circuitry. In operation, the circuitry corrects a base motion vector using a correction value 5 in a fixed direction; and encodes a current partition by using the corrected base motion vector corrected. The correction value is specified by an index indicating one of correction values included in a table. The table is selected from among a plurality of tables, wherein the correction values in one of the plurality of tables have different increments from the correction values in 10 another one of the plurality of tables. 205300261(

公开(公告)号：BR112014008403B1

公开(公告)日：2022-05-10

申请号：BR112014008403

申请日：2012-09-25

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： SASAI HISAO ,  TERADA KENGO ,  TANIKAWA KYOKO ,  NISHI TAKAHIRO ,  MATSUNOBU TORU ,  SUGIO TOSHIYASU ,  SHIBAHARA YOUJI

IPC: H04N19/105 ,  H04N19/149 ,  H04N19/176 ,  H04N19/192 ,  H04N19/46 ,  H04N19/52

Abstract: método de codificação de imagem, aparelho de codificação de imagem, método de decodificação de imagem, e aparelho de decodificação de imagem. a invenção refere-se a um método de codificação de imagem compreendendo: uma primeira etapa de derivação (s113) para implementar primeiro processamento de derivação, pelo que candidatos de fusão, que são conjuntos de candidatos de direções de previsão, vetores de movimento, e índices de imagem de referência para uso ao codificar blocos para serem codificados, são derivados como primeiros candidatos de fusão; uma segunda etapa de derivação (s115) para implementar segundo processamento de derivação, pelo que candidatos de fusão são derivados como segundos candidatos de fusão usando um método diferente a partir do primeiro processamento de derivação; uma etapa de seleção (s120) para selecionar candidatos de fusão para serem usados para codificar blocos para serem codificados a partir dos primeiros candidatos de fusão e dos segundos candidatos de fusão; e uma etapa de adição (s130) para adicionar um índice especificando o candidato de fusão selecionado para uma corrente de bit.

公开(公告)号：BR112013030562B1

公开(公告)日：2022-05-03

申请号：BR112013030562

申请日：2012-06-22

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： SASAI HISAO ,  TANIKAWA KYOKO ,  NISHI TAKAHIRO ,  MATSUNOBU TORU ,  SUGIO TOSHIYASU ,  SHIBAHARA YOUJI

IPC: H04N19/103 ,  H04N19/105 ,  H04N19/13 ,  H04N19/136 ,  H04N19/139 ,  H04N19/176 ,  H04N19/196 ,  H04N19/583 ,  H04N19/70 ,  H04N19/91

Abstract: método e aparelho de decodificação, método e aparelho de codificação e aparelho de codificação e decodificação. a presente invenção refere-se ao método de decodificação de imagem que inclui determinar um contexto para uso em um bloco atual, dentre uma pluralidade de contextos (s204), em que na determinação (s204): o contexto é determinado sob uma condição em que o parâmetro de controle do bloco superior não é usado, quando o tipo de sinal for um segundo tipo (s207), e o segundo tipo é (i) "merge_flag", (ii) "ref_idx_i0" ou "ref_idx_i1", (iii) "inter_pred_flag", (iv) "mvd_i0" ou "mvd_i1", (v) "no_residual_data_flag", (vi) "intra_chroma_pred_mode", (vii) "cbf_luma" e (viii) "cbf_cb" ou "cbf_cr".

公开(公告)号：BR112013027186B1

公开(公告)日：2022-05-03

申请号：BR112013027186

申请日：2012-06-22

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： SASAI HISAO ,  TANIKAWA KYOKO ,  NISHI TAKAHIRO ,  MATSUNOBU TORU ,  SUGIO TOSHIYASU ,  SHIBAHARA YOUJI

IPC: H04N19/109 ,  H04N19/119 ,  H04N19/13 ,  H04N19/159 ,  H04N19/176 ,  H04N19/184 ,  H04N19/196 ,  H04N19/30 ,  H04N19/46 ,  H04N19/61 ,  H04N19/70 ,  H04N19/91 ,  H04N19/96

Abstract: método de decodificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, aparelho de codificação de imagem e aparelho de codificação e decodificação de imagem. a presente invenção refere-se a um método de decodificação de imagem que inclui: determinar um contexto para uso em um bloco atual dentre uma pluralidade de contectos (s204); e desempenhar decodificação aritmética em uma sequência de bits correspondente ao bloco atual, utilizando o contexto determinado (s210), em que na determinação (s204): o contexto é determinado em uma condição a qual os parâmetros de controle dos blocos vizinhos do bloco atual são utilizados quando o tipo de sinal é um primeiro tipo, os blocos vizinhos sendo um bloco esquerdo um bloco superior (s206); e, se o o contexto é determinado em uma condição a qual o parâmetro de controle do bloco superior não é utilizado quando o tipo de sinal é um segundo tipo (s207) e o segundo tipo é "inter_pred_flag".

公开(公告)号：BR112021017765A2

公开(公告)日：2022-04-26

申请号：BR112021017765

申请日：2020-06-15

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/577

Abstract: codificador, descodificador, método de codificação e método de decodificação. a presente invenção refere-se a um codificador (100) que inclui circuitos e memória conectada aos circuitos. o circuito, em operação: deriva, como primeiro parâmetro, uma soma total dos valores absolutos das somas dos valores de gradiente horizontal, respectivamente, para pares de posições relativas dos pixels; deriva, como um segundo parâmetro, uma soma total de valores absolutos de somas de valores de gradiente vertical, respectivamente, para os pares de posições de pixel relativas; deriva, como um terceiro parâmetro, uma soma total de valores de diferença de pixel relacionados à horizontal, respectivamente, para os pares de posições de pixel relativas; deriva, como um quarto parâmetro, uma soma total de valores de diferença de pixel relacionados à vertical, respectivamente, para os pares de posições de pixel relativas; deriva, como um quinto parâmetro, uma soma total de somas relacionadas à vertical de valores de gradiente horizontal, respectivamente, para os pares de posições de pixel relativas; e gera uma imagem de previsão a ser usada para codificar o bloco atual usando o primeiro, segundo, terceiro, quarto e quinto parâmetros.

公开(公告)号：BR112021023637A2

公开(公告)日：2022-03-29

申请号：BR112021023637

申请日：2020-06-18

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  DRUGEON VIRGINIE ,  KATO YUSUKE

IPC: H04N19/70

Abstract: codificador, decodificador, método de codificação, e método de decodificação. a presente invenção refere-se a um codificador (100) incluindo memória (a2) e circuitos (a1) acoplados à memória (a2) (incluindo os métodos associados). o circuito (a1), para cada uma das subcamadas temporais para escalabilidade temporal diferente da escalabilidade espacial, armazena os primeiros parâmetros nas informações de melhoria complementares (sei) do período de armazenamento em buffer e codifica os primeiros parâmetros. os primeiros parâmetros apresentam atrasos iniciais na temporização para extrair dados de um buffer de imagem codificado (cpb). o circuito (a1) armazena um segundo parâmetro no período de buffer sei e codifica o segundo parâmetro. o segundo parâmetro indica um número total de subcamadas temporais. um valor do segundo parâmetro é igual a um valor de um terceiro parâmetro que é codificado em um conjunto de parâmetros de sequência e indica um número total de subcamadas temporais.