中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1103 records (took 0.023 seconds)

    MEMOIRE PROGRAMMABLE PAR INJECTION DE PORTEURS CHAUDS ET PROCEDE DE PROGRAMMATION D'UNE TELLE MEMOIRE
    132.
    发明专利
    MEMOIRE PROGRAMMABLE PAR INJECTION DE PORTEURS CHAUDS ET PROCEDE DE PROGRAMMATION D'UNE TELLE MEMOIRE 未知

    公开(公告)号：FR3012673B1

    公开(公告)日：2017-04-14

    申请号：FR1360743

    申请日：2013-10-31

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD ,  DELALLEAU JULIEN

    IPC: H01L27/115 ,  G11C11/21 ,  H01L29/788

    Abstract: L'invention concerne une mémoire comprenant au moins une ligne de mot (WLi) comprenant une rangée de cellules mémoire à grille divisée (C ) comprenant chacune une section de transistor de sélection comportant une grille de sélection (SG) et une section de transistor à grille flottante comportant une grille flottante (FG) et une grille de contrôle (CG). Selon l'invention, la mémoire comprend un plan de source (SP) commun aux cellules mémoire de la ligne de mot, pour collecter des courants de programmation (Ip) traversant des cellules mémoire lors de leur programmation, et les sections de transistor de sélection des cellules mémoire sont connectées au plan de source (SP). Un circuit de contrôle de courant de programmation (PCCT) est configuré pour contrôler le courant de programmation (Ip) traversant les cellules mémoire en agissant sur une tension de sélection (VS) appliquée à une ligne de sélection (SL).

    PROCEDE DE POLARISATION D’UN PLAN DE SOURCE ENTERRE D’UNE MEMOIRE NON VOLATILE A GRILLES DE SELECTION VERTICALES
    134.
    发明专利
    PROCEDE DE POLARISATION D’UN PLAN DE SOURCE ENTERRE D’UNE MEMOIRE NON VOLATILE A GRILLES DE SELECTION VERTICALES 未知

    公开(公告)号：FR3025649A1

    公开(公告)日：2016-03-11

    申请号：FR1458431

    申请日：2014-09-09

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

    IPC: G11C16/02 ,  H01L29/788

    Abstract: L'invention concerne un procédé de commande d'une mémoire comprenant des cellules mémoire jumelles (C11, C12) formées dans un substrat semi-conducteur (PW), chaque cellule mémoire comprenant un transistor à grille flottante (FGT) comportant une grille de contrôle d'état (CG), en série avec un transistor de sélection (ST) comportant une grille de contrôle de sélection (SGC) verticale, commune aux deux cellules mémoire, et une source connectée à une ligne de source (n0) enterrée, commune aux cellules mémoire, les drains des transistors à grille flottante d'une paire de cellules mémoire jumelles étant connectés à une même ligne de bit (BL), le procédé comprenant une étape de commande d'une cellule mémoire de manière à la rendre passante pour relier la ligne de source à une ligne de bit (BL, MBL, PBL) reliée à la masse, pendant une étape de programmation ou de lecture d'une autre cellule mémoire.

    MEMOIRE NON VOLATILE COMPOSITE A EFFACEMENT PAR PAGE OU PAR MOT
    135.
    发明专利
    MEMOIRE NON VOLATILE COMPOSITE A EFFACEMENT PAR PAGE OU PAR MOT 未知

    公开(公告)号：FR3025353A1

    公开(公告)日：2016-03-04

    申请号：FR1458239

    申请日：2014-09-03

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： LA ROSA FRANCESCO

    IPC: G11C5/00 ,  G11C7/00 ,  H01L21/8239

    Abstract: L'invention concerne une mémoire non volatile (MEM2) comprenant des lignes de bit (BLj, BLj+1), un premier secteur (SO) effaçable par page comprenant des cellules mémoire d'un premier type (Mi,j, Mi,j+1), et un second secteur (S1) effaçable par mot ou par bit comprenant des cellules mémoire d'un second type (Ci-n,j/2). Les cellules mémoire du premier type comprennent un seul transistor à grille flottante (Ti,j, Ti,j+1) et les cellules mémoire du second type (Ci-n,j/2, Ci-n-1,j/2) comprennent un premier transistor à grille flottante (TRi-n,j/2) et un second transistor à grille flottante (TEi-n,j/2) dont les grilles flottantes sont reliées électriquement, le second transistor à grille flottante d'une cellule mémoire du second type permettant d'effacer individuellement la cellule mémoire.

    TRANSISTOR VERTICAL POUR MEMOIRE RESISTIVE
    136.
    发明专利
    TRANSISTOR VERTICAL POUR MEMOIRE RESISTIVE 未知

    公开(公告)号：FR3023647A1

    公开(公告)日：2016-01-15

    申请号：FR1456740

    申请日：2014-07-11

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BOIVIN PHILIPPE ,  DELALLEAU JULIEN

    IPC: G11C5/00

    Abstract: L'invention concerne une mémoire sur substrat semi-conducteur (SUB), comprenant : au moins une ligne de donnée (DL), au moins une ligne de sélection (SL), au moins une ligne de référence (RL), au moins une cellule mémoire (MC11, MC12) comprenant un transistor de sélection (ST11) ayant une grille de contrôle (GT1) connectée à la ligne de sélection, une première borne de conduction connectée à un élément à impédance variable (VZ), le transistor de sélection et l'élément à impédance variable reliant la ligne de référence à la ligne de donnée, le transistor de sélection (ST11) comprenant une grille verticale enterrée (GT1) réalisée dans une tranchée (11) formée dans le substrat (SUB), et une région de canal (CH) en regard d'une première face de la tranchée, entre une première région dopée profonde (SDP1) et une seconde région dopée (DDP) à la surface du substrat reliée à l'élément à impédance variable (VZ).

    PROTECTION DE DONNEES STOCKEES DANS UN CIRCUIT INTEGRE
    137.
    发明专利
    PROTECTION DE DONNEES STOCKEES DANS UN CIRCUIT INTEGRE 未知

    公开(公告)号：FR3022056A1

    公开(公告)日：2015-12-11

    申请号：FR1455258

    申请日：2014-06-10

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： TEGLIA YANNICK

    IPC: G06F21/71 ,  G06F21/60 ,  H01L27/02

    Abstract: L'invention concerne un procédé de détection d'une attaque par refroidissement d'un circuit intégré, comportant les étapes suivantes : échantillonner périodiquement un signal fourni par au moins un oscillateur en anneau (71, 72, 73) ; et vérifier que la proportion d'état "1" et d'états "0" du résultat de l'échantillonnage soit dans une plage de valeurs.

    PROGRAMMATION D'UNE MEMOIRE EEPROM
    140.
    发明专利
    PROGRAMMATION D'UNE MEMOIRE EEPROM 未知

    公开(公告)号：FR3017981A1

    公开(公告)日：2015-08-28

    申请号：FR1451599

    申请日：2014-02-27

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： TAILLIET FRANCOIS

    IPC: G11C7/00 ,  G11C16/02

    Abstract: L'invention concerne un procédé de programmation d'une mémoire EEPROM comportant : un premier mode (MODE1) dans lequel une écriture dans des cellules s'effectue sous une première tension (HT1) ; et un deuxième mode (MODE2) dans lequel l'écriture s'effectue sous une deuxième tension (HT2), inférieure à la première.

Patent Agency Ranking