公开(公告)号：KR1019970019036A

公开(公告)日：1997-04-30

申请号：KR1019950030106

申请日：1995-09-14

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  김영태

IPC: H03K5/05

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야: 동기식 반도체 메모리장치의 내부 클럭 발생 방법
2. 발명이 해결하려고 하는 기술적 과제: 동기식 반도체 메모리장치의 개선된 내부클럭 발생 방법을 제공한다.
3. 발명이 해결방법의 요지: 개선된 방법은 인가되는 외부클럭이 버퍼를 통해 출력될 때 제1클럭을 얻고, 상기 외부 클럭이 차례로 버퍼 및 펄스 발생기를 거쳐 출력될 때 제2클럭을 얻는 단계를 가짐을 특징으로 한다.
4. 발명의 중요한 용도: 동기식 반도체 메모리장치의 내부클럭 발생 방법에 사용된다.

公开(公告)号：KR1019970008208A

公开(公告)日：1997-02-24

申请号：KR1019950020767

申请日：1995-07-14

Applicant: 삼성전자주식회사

Inventor： 정민철 ,  박희철

IPC: G11C29/00

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
번인 전압을 자동으로 감지하고 번인 모드의 로직 레벨을 발생시키는 반도체 메모리 장치의 번인 테스트 모드 구동 회로에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제
사용자에게 보장되는 동작전압이 아닌 상기 테스트 전압이 자동으로 감지되어 스택틱 워드라인 인에이블 상태로 전환되는 번인 테스트 모드 구동 회로를 제공함에 있다.
3.발명의 해결방법의 요지
번인 테스트 모드 전압이 감지되는 전압 감지 회로부와, 상기 전압 감지 회로부의 출력과 기준전압과 비교되어 증폭출력되는 비교증폭부와, 순간적인 전원 쇼트 펄스 및 오동작으로 소자가 번인 테스트 모드로 진입함을 방지하며 실제적인 번인 테스트 모드의 초기상태를 감지하여 원하는 레벨을 만들고 일정시간 번인 테스트 시간이 유지되어야만 상기 전압 감지 회로부터 출력 레벨에 응답되어 상기 테스트 로직 레벨이 생성되는 시간 감지 회로부를 가지는 것을 요지로 한다.
4.발명의 중요한 용도
반도체 메모리 장치의 번인 테스트 모드 구동 회로에 적합하게 사용된다.

公开(公告)号：KR1019970001344B1

公开(公告)日：1997-02-05

申请号：KR1019930013091

申请日：1993-07-12

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  정철민

IPC: H01L27/10

CPC classification number: G11C7/1057 ,  G11C7/062 ,  G11C7/065 ,  G11C7/1051 ,  H03K5/2409 ,  H03K5/2481

Abstract: a memory cell to store and to output data transmitted to a bit line; a sense amplifier to amplify data from the memory cell; and a data output buffer to output the output signal from the sense amplifier. The sense amplifier comprises: a first PMOS transistor having a source electrode connected to the data line; a second PMOS transistor having a source electrode connected to the inverted data line, a drain electrode connected to the gate electrode of the first PMOS transistor and a gate electrode connected to the drain electrode of the first PMOS transistor; a first current confining means connected between the drain electrode of the first PMOS transistor and a ground voltage; a second current confining means connected between the drain electrode of the second PMOS transistor and the ground voltage; a first constant current source connected between a power source voltage and the source electrode of the first PMOS transistor; and a second constant current source connected between the power source voltage and the source electrode of the second PMOS transistor.

Abstract translation: 存储单元，用于存储和输出发送到位线的数据; 读出放大器，用于放大来自存储器单元的数据; 以及数据输出缓冲器，用于输出来自读出放大器的输出信号。 感测放大器包括：具有连接到数据线的源电极的第一PMOS晶体管; 第二PMOS晶体管，其具有连接到反相数据线的源电极，连接到第一PMOS晶体管的栅电极的漏电极和连接到第一PMOS晶体管的漏电极的栅电极; 连接在第一PMOS晶体管的漏电极和接地电压之间的第一电流限制装置; 连接在第二PMOS晶体管的漏电极和接地电压之间的第二电流限制装置; 连接在第一PMOS晶体管的电源电压和源电极之间的第一恒流源; 以及连接在第二PMOS晶体管的电源电压和源电极之间的第二恒流源。

公开(公告)号：KR1019960043127A

公开(公告)日：1996-12-23

申请号：KR1019950013272

申请日：1995-05-25

Applicant: 삼성전자주식회사

Inventor： 권국환 ,  박희철

IPC: G11C29/00

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 퓨즈소자에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
내부옵션변경신호를 인에이블시키는 퓨즈가 임의의 상태에서 끊어지는 것을 방지하기 위한 상기 퓨즈소자를 제공함에 있다.
3. 발명의 해결방법의 요지
내부옵션변경신호를 인에이블시키는 퓨즈소자 회로에 N개의 더미퓨즈를 가지는 회로를 연결하는 것을 포함한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 퓨즈소자 회로에 적합하게 사용한다.

公开(公告)号：KR1019960025797A

公开(公告)日：1996-07-20

申请号：KR1019940035961

申请日：1994-12-22

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  권국환

IPC: G11C29/00

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
펄스 워드 라인의 드라이브 방식으로 구동되는 리던던시 회로를 가지는 반도체 메모리 장치.
2. 발명에 해결하려고 하는 기술적 과제
펄스워드라인 드라이브 방식의 반도체 메모리 장치에서 노말 메모리 셀의 워드라인 선택과 리던던트 메모리 셀의 워드라인의 선택이 동일한 타이밍상에서 발생되도록 제어한다.
3. 발명의 해결방법의 요지
본 발명에 따른 원리는 워드라인 구동펄스 발생수단을 가지는 반도체 메모리 장치에서 유용하게 사용될 것이다. 본 발명에 따른 원리는 외부의 어드레스를 프리 디코딩하여 발생되는 블럭 선택신호를 상기 발생된 워드라인 구동펄스에 동기하여 출력한다. 그리고, 상기 워드라인 구동펄스에 동기하여 출력된 블럭선택신호를 엔코딩하고, 통상의 리던던트 디코더로부터 발생된 리던던트 메인워드라인 선택신호를 상기 엔코딩 정보에 동기하여 출력함으로써 실행된다.
4. 발명의 중용한 용도
펄스 워드 라인 방식의 반도체 메모리 장치

公开(公告)号：KR1019960019292A

公开(公告)日：1996-06-17

申请号：KR1019940030258

申请日：1994-11-17

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  김영태

IPC: G11C5/14

Abstract: 본 발명은 외부전원전압을 입력하여 내부전압을 발생하는 반도체 집적장치의 내부전압 변환회로에 있어서, 기준전압을 발생하는 기준전압 발생 수단과, 기준전압을 입력하여 일정한 내부전압 레벨을 유지하는 내부기준 전압을 발생하는 레벨 쉬프터 수단과, 내부기준전압과 커런트 소오스 수단의 출력 전압을 입력하여 그 차이를 비교증폭하는 차동증폭수단과, 각각의 내부 회로에 상응하는 내부전압을 독립적으로 드라이빙하기 위한 내부 전압 드라이버 수단을 구비함을 특징으로 한다. 본 발명에 의하여 각각의 내부회로에 동일한 전압레벨의 내부 전압을 공급할 수 있으며, 내부회로의 위치에 관계없이 일정한 전압 레벨을 가지는 내부전압을 공급하여 칩의 동작을 안정적으로 수행할 수 있는 효과가 있다.

公开(公告)号：KR100082662B1

公开(公告)日：1995-02-22

申请号：KR1019910018835

申请日：1991-10-25

Applicant: 삼성전자주식회사

Inventor： 박용보 ,  박희철 ,  임형규

IPC: G11C11/407

公开(公告)号：KR1019940008718B1

公开(公告)日：1994-09-26

申请号：KR1019910018835

申请日：1991-10-25

Applicant: 삼성전자주식회사

Inventor： 박용보 ,  박희철 ,  임형규

IPC: G11C11/407

CPC classification number: G11C7/1057 ,  G11C7/1051 ,  H03K19/0013 ,  H03K19/01728

Abstract: The data output buffer for removing direct current generated from its output node includes a preset circuit composed of a pull-up and pull-down parts having a first and second transistors and a first,second,third, and fourth control parts, which a preset circuit convertes the output level into an intermediate level of a first and second power voltage in response to an output enable signal. According to this invention, the direct current generated from the output node is removed by using the preset circuit.

Abstract translation: 用于去除从其输出节点产生的直流的数据输出缓冲器包括由具有第一和第二晶体管的上拉和下拉部分组成的预置电路以及第一，第二，第三和第四控制部分， 响应于输出使能信号，电路将输出电平转换为第一和第二电源电压的中间电平。 根据本发明，通过使用预设电路来去除从输出节点产生的直流电流。

公开(公告)号：KR1019940012395A

公开(公告)日：1994-06-23

申请号：KR1019920022727

申请日：1992-11-28

Applicant: 삼성전자주식회사

Inventor： 권국환 ,  박희철

IPC: G11C11/407

Abstract: 본 발명은 동기식 반도체 메모리 장치의 데이터 처리방법을 공개한다. 그 방법은 메모리 셀 어레이, 상기 메모리 셀 어레이에 데이터를 입력하기 위한 데이타 입력버퍼, 상기 데이터 입력버퍼의 출력신호를 데이터 라인에 전송하기 위한 라이트 드라이버, 상기 데이타 라인에 전송된 신호를 증폭하기 위한 센스 증폭기, 상기 센스증폭리의 출력신호를 외주로 출력하기 위한 데이터 출력버퍼를 구비한 동기식 반도체 메모리 장치의 데이타 처리방법에 있어서, 패스스루우 모드시에 입력 데이타가 상기 데이타 입력버퍼, 상기 라이트 드라이버, 상기 센스 증폭기, 상기 데이타 출력버퍼를 통하여 출력되고, 또는 입력 데이타가 상기 데이타 입력버퍼, 상기 센스 증폭기, 상기 데이타 출력버퍼를 통하여 출력되고, 라이트 앤드 패스스루루 보드시에 입력 데이타가 상기 데이타 입력버퍼, 상기 라이트 드라이버를 통하여 상기 메모 셀에 라이트되는 동시에 상기 데이타 입력버퍼, 상기 센스 증폭기, 상기 데이타 출력버퍼를 통하여 출력되는 방법이다. 따라서, 본 발명의 동작방법은 별도의 추가되는 회로가 필요 없으며 동작속도를 개선할 수 있다.

公开(公告)号：KR1019940003596B1

公开(公告)日：1994-04-25

申请号：KR1019910014872

申请日：1991-08-27

Applicant: 삼성전자주식회사

Inventor： 박희철 ,  김두응 ,  황상기

IPC: H01L27/11

Abstract: Semiconductor memory device comprises an equalizing transistor formed by forming source and drain region at both sides of each gate on an active region at the same pattern with word lines located on the active region on semiconductor wafer and electrically inter-connecting the same region, to enable normal operation.

Abstract translation: 半导体存储器件包括均衡晶体管，其通过在位于半导体晶片上的有源区上的字线与相同图案的有源区域的每个栅极的两侧形成源极和漏极区域而形成，并且电连接相同的区域，以使得能够 普通手术。