公开(公告)号：KR100488803B1

公开(公告)日：2005-05-12

申请号：KR1020020079227

申请日：2002-12-12

Applicant: 한국전자통신연구원

Inventor： 김상필 ,  조한진

IPC: G06F17/50

Abstract: 본 발명은 하드웨어 시스템을 설계하고 검증하는 전자 설계 자동화 (EDA) 환경에 적용되는 가상블록을 이용한 시뮬레이션 장치 및 방법에 관한 것이다. 본 발명의 시뮬레이션 장치 및 방법에 따르면, 설계된 시스템을 검증할 때 시간이 많이 걸리는 특정 하드웨어 블록에 대해 실제 설계 데이타를 이용하는 것이 아니라 특정 입력 패턴에 대해 상기 하드웨어 블록에서 동일한 동작을 나타내는 가상 블록을 적용한다. 본 발명의 시뮬레이션 장치 및 방법에서는 하드웨어 시스템이 여러 개의 하드웨어 블록으로 구성되어 있고, 일부 블록의 내부 회로가 매우 복잡하여 시뮬레이션 시간이 많이 걸릴 경우에, 그 복잡한 블록에 대해 초기 시뮬레이션에서의 결과를 이용해서 가상 블록으로 대체하고, 검증 시에 실제 블록을 대신해서 동작하도록 함으로써, 해당 블록의 복잡한 내부 모델을 시뮬레이션할 필요가 없이 단순화된 가상 블록이 입력 패턴에 대해 신호를 출력할 수 있으며, 이로 인해 검증시간을 획기적으로 줄일 수 있다.

公开(公告)号：KR100486938B1

公开(公告)日：2005-05-03

申请号：KR1020020026983

申请日：2002-05-16

Applicant: 한국전자통신연구원

Inventor： 김승철 ,  김원종 ,  조한진

IPC: G06K17/00

Abstract: 본 발명은 접촉형 및 비접촉형 단말기에 모두 사용할 수 있는 콤비형 집적회로(IC) 카드에 관한 것으로, 단말기에 카드를 접촉시키거나 근접시키면 단말기로부터 제공되는 클록신호를 입력받아 단말기의 유형을 감지하고, 감지된 결과에 따라 선택되는 신호 입출력부를 통해 신호의 교환이 이루어지도록 하므로써 단말기의 유형에 관계없이 집적회로(IC) 카드를 이용할 수 있도록 한다.

公开(公告)号：KR100478974B1

公开(公告)日：2005-03-25

申请号：KR1020020076202

申请日：2002-12-03

Applicant: 한국전자통신연구원

Inventor： 김원종 ,  김승철 ,  조한진 ,  이광엽

IPC: G06F7/52

CPC classification number: G06F7/724

Abstract: 본 발명은 암호화 알고리즘을 회로로 구현하는 데 이용되는 유한체 승산기에 관한 것으로, LFSR(Linear Feedback Shift Register) 구조를 갖는 유한체 승산기를 구현함에 있어 소비전력과 회로의 면적이 최소화되도록 한다. 본 발명의 유한체 승산기는 Galois Field에서 다항식 기저(polynomial basis)로 표현된 두 개의 데이터의 승산(multiplication) 결과를 기약다항식(irreducible polynomial)으로 모듈화(modulo)하는 연산기이다. LFSR 구조는 직렬 유한체 승산 구조로 배열(array) 구조 및 하이브리드(hybrid) 구조에 비하여 회로가 단순하고 적은 크기로 구현이 가능하기 때문에 제한된 크기와 소비전력을 요구하는 시스템에 적용하는 데 장점을 갖는다.

公开(公告)号：KR1020040057001A

公开(公告)日：2004-07-01

申请号：KR1020020083752

申请日：2002-12-24

Applicant: 한국전자통신연구원

Inventor： 김익균 ,  신경선 ,  조한진 ,  김종대

IPC: H04N19/42 ,  H04N19/625

CPC classification number: H04N19/426 ,  H04N19/625

Abstract: PURPOSE: A discrete cosine transformer is provided to reduce a circuit scale to decrease a silicon area and power consumption. CONSTITUTION: A transposition memory that is an important component of a discrete cosine transformer is eliminated such that the discrete cosine transformer is constructed of a simple control logic and small-scale hardware. The transposition memory is eliminated by making the position of input data be identical to the position of output data corresponding to the input data in the middle step of an operation of executing discrete cosine transform.

Abstract translation: 目的：提供离散余弦变压器，以减少电路规模，以减少硅面积和功耗。 构成：消除了作为离散余弦变压器的重要组成部分的转置存储器，使得离散余弦变换器由简单的控制逻辑和小尺寸硬件构成。 通过在执行离散余弦变换的操作的中间步骤中使输入数据的位置与对应于输入数据的输出数据的位置相同来消除转置存储器。

公开(公告)号：KR1020040051364A

公开(公告)日：2004-06-18

申请号：KR1020020079285

申请日：2002-12-12

Applicant: 한국전자통신연구원

Inventor： 김영수 ,  김상필 ,  조한진

IPC: G06F11/22

Abstract: PURPOSE: A method for measuring a path code coverage is provided to reduce a delay by inserting an additional code for a coefficient into each graph model after understanding a basic block, as reading a source code of a designed hardware, and converting the basic block into a graph model. CONSTITUTION: A source file of the designed hardware is inputted(101). A modified design source file is generated by inserting the additional code into the source file(103). The path coverage data is obtained through a logical simulation using the modified design source file(106).

Abstract translation: 目的：提供一种用于测量路径代码覆盖率的方法，以便在理解基本块之后，将系数的附加代码插入到每个图模型中，作为读取设计硬件的源代码，并将基本块转换为 图形模型。 构成：输入设计硬件的源文件（101）。 通过将附加代码插入到源文件（103）中来生成修改后的设计源文件。 通过使用修改后的设计源文件（106）的逻辑仿真获得路径覆盖数据。

公开(公告)号：KR100407691B1

公开(公告)日：2003-12-01

申请号：KR1020000079534

申请日：2000-12-21

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  박주현 ,  차진종 ,  조한진

IPC: H04N19/53

CPC classification number: H04N5/145 ,  G06T7/207 ,  H04N19/53

Abstract: 본 발명에서는 움직임 벡터를 구하고자 하는 현재영상 내의 기준블록 데이터와 재생된 이전영상 내의 대응되는 탐색영역 데이터가 기준블록 및 탐색영역 데이터 메모리에 각각 저장된다. 메모리에 저장되어 있는 기준블록 및 탐색영역 데이터를 이용하여 2화소 단위의 움직임 탐색이 수행되며, 2화소 단위의 움직임벡터가 얻어진다. 이때, 수평방향 및 수직방향으로 각각 2:1로 샘플링하여 기준블록 및 탐색영역 데이터가 사용되며, 탐색범위는 -7 ~ +7이 된다. 움직임 탐색의 구조는 현재영상의 기준블록(8x8)을 저장하는 메모리와 재생된 이전영상을 저장하는 탐색영역을 저장하는 메모리(24x8)의 2개로 구성되며, 탐색영역내의 후보블록들 중 SAD(Sum of Absolute Difference)값을 구하는 프로세싱 엘리멘트(Processing Elements) 어레이 블록과 후보 SAD들 중에서 가장 작은 움직임벡터를 구하는 블록으로 구성된다. 본 발명의 움직임추정 중 2단계 탐색 알고리즘을 이용한 하드웨어 구현의 경우 기준 메모리의 데이터 대역폭 및 메모리의 크기가 많이 요구된다. 외부 메모리로부터 다운로드를 받을 때는 다운샘플링 방식과 기준 메모리의 대역폭은 파이프라인 이전에 슬라이스를 미리 다운로드를 받는 구조를 채택함으로써 실제 파이프라인 동작에서는 1/3의 대역폭으로 구현하였다. 또한, 각각의 독립적인 메모리를 가지고 있으므로 해서 낮은 주파수에서도 성능의 저하없이 구현할 수 있다.

Abstract translation: 在本发明中，分别在参考块和搜索区域数据存储器中分别存储当前图像内的将获得运动矢量的参考块数据和再现的先前图像内的相应搜索区域数据。 使用存储在存储器中的参考块和搜索区域数据来执行两个像素单元的运动矢量，从而得到两个像素单位的运动矢量。 此时，通过在水平方向和垂直方向上分别进行2:1的采样来使用参考块和搜索区域数据，并且搜索范围为-7〜+ 7。 运动搜索的结构由用于存储当前图像的参考块（8×8）的存储器和用于存储存储再现的先前图像的搜索区域的存储器（24x8）组成。 该结构还包括处理元件（PE）阵列块，用于获得搜索区域内的候选块之间的SAD（绝对差之和）和用于获得候选SAD之间的最小运动矢量的块。 如果在本发明的运动估计中使用两步搜索算法实现硬件，则需要参考存储器的大量数据带宽和大尺寸的存储器。 下采样方案和参考存储器的带宽具有这样的结构，其中当从外部存储器下载时，管线之前预先下载片。 在实际流水线操作中，以1/3的带宽实现。 此外，由于它具有独立的存储器，所以即使在低频下也可以运行，而不会降低性能。

公开(公告)号：KR1020030082255A

公开(公告)日：2003-10-22

申请号：KR1020020020906

申请日：2002-04-17

Applicant: 한국전자통신연구원

Inventor： 김원종 ,  김승철 ,  조한진 ,  이광엽

IPC: G06F7/52

Abstract: PURPOSE: A finite field adder of an improved linear loop feedback shift register structure is provided to increase a process speed without increasing the number of registers. CONSTITUTION: The first input cells(ACELL0-ACELL(m/2)-1) shift at least two first input data by responding to one clock signal while shifting the first input data. The second input cells(BCELL0-BCELL(m/2)-1) shift at least two second input data by responding to one clock signal while shifting the second input data. Output registers(Z0-Zm-1) store the result data according to an output value from the first and the second input cells. The clock signal, inputted to the first and the second input cells, is the same clock signal.

Abstract translation: 目的：提供改进的线性环路反馈移位寄存器结构的有限域加法器，以增加处理速度，而不增加寄存器的数量。 构成：第一个输入单元（ACELL0-ACELL（m / 2）-1）通过响应一个时钟信号移位至少两个第一输入数据，同时移位第一个输入数据。 第二输入单元（BCELL0-BCELL（m / 2）-1）通过响应于一个时钟信号而移动至少两个第二输入数据，同时移位第二输入数据。 输出寄存器（Z0-Zm-1）根据第一和第二输入单元的输出值存储结果数据。 输入到第一和第二输入单元的时钟信号是相同的时钟信号。

公开(公告)号：KR1020030054756A

公开(公告)日：2003-07-02

申请号：KR1020010085163

申请日：2001-12-26

Applicant: 한국전자통신연구원

Inventor： 김원종 ,  배영환 ,  조한진

IPC: G06F7/58

Abstract: PURPOSE: A pseudo random number generation system and a method for the same are provided to input a seed value necessary for a random number generation or to store previously generated random numbers, and to generate random numbers by using the seed value or the stored random numbers so that it is difficult to predict the generated random numbers. CONSTITUTION: The system comprises a clock generator(2), a shift register(1), a seed value storage(4), and an operation controller(3). The clock generator(2) supplies the clock signals necessary for the random number generation. The shift register(1) generates the random numbers by changing the stored seed value according to the supplied clock signals, and outputs the random numbers to an external device. The seed value storage(4) stores an initial value and the random numbers output by the shift register(1), uses the stored random numbers as seed values, and supplies the seed values for the shift register(1). The operation controller(3) controls the operation of the clock generator(2), the shift register(1) and the seed value storage(4).

Abstract translation: 目的：提供伪随机数生成系统及其方法以输入随机数生成所必需的种子值或存储先前生成的随机数，并通过使用种子值或存储的随机数生成随机数 使得难以预测所生成的随机数。 构成：系统包括时钟发生器（2），移位寄存器（1），种子值存储器（4）和操作控制器（3）。 时钟发生器（2）提供随机数生成所需的时钟信号。 移位寄存器（1）通过根据提供的时钟信号改变存储的种子值来产生随机数，并将随机数输出到外部设备。 种子值存储器（4）存储初始值并且由移位寄存器（1）输出的随机数使用存储的随机数作为种子值，并且提供移位寄存器（1）的种子值。 操作控制器（3）控制时钟发生器（2），移位寄存器（1）和种子值存储器（4）的操作。

公开(公告)号：KR1020030032117A

公开(公告)日：2003-04-26

申请号：KR1020010062346

申请日：2001-10-10

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 권종기 ,  정희범 ,  조한진

IPC: G05F3/26

Abstract: PURPOSE: A startup circuit of a bandgap reference voltage generation circuit is provided to perform easily control operations according to signal modes and reduce the power consumption by simplifying a total structure of the startup circuit. CONSTITUTION: A P-type MOSFET(101) includes a source connected with a supply voltage terminal(VDD) and a gate connected with an earth portion. One end of a switch(110) is connected with a drain of the P-type MOSFET(101). The other end of the switch(110) is connected with a drain and a gate of the first N-type MOSFET(102). The switch(110) is turned on or off according to an external enable signal(EN). A current mirror(MR1) is formed with the first N-type MOSFET(102) and the second N-type MOSFET(103). The third N-type MOSFET(104) has a gate and a drain connected with a source of the first N-type MOSFET(102). An output terminal is formed at a drain of the second N-type MOSFET(103).

Abstract translation: 目的：提供带隙参考电压产生电路的启动电路，以便根据信号模式执行容易的控制操作，并通过简化启动电路的总体结构来降低功耗。 构成：P型MOSFET（101）包括与电源电压端子（VDD）连接的源极和与接地部分连接的栅极。 开关（110）的一端与P型MOSFET（101）的漏极连接。 开关（110）的另一端与第一N型MOSFET（102）的漏极和栅极连接。 开关（110）根据外部使能信号（EN）导通或关断。 电流镜（MR1）与第一N型MOSFET（102）和第二N型MOSFET（103）形成。 第三N型MOSFET（104）具有与第一N型MOSFET（102）的源极连接的栅极和漏极。 输出端子形成在第二N型MOSFET（103）的漏极处。

公开(公告)号：KR100377197B1

公开(公告)日：2003-03-26

申请号：KR1020000082253

申请日：2000-12-26

Applicant: 한국전자통신연구원

Inventor： 한경태 ,  임인기 ,  어익수 ,  서혜주 ,  김경수 ,  정희범 ,  조한진

IPC: H04B1/16

CPC classification number: H04L5/06 ,  H04B1/7115

Abstract: In the apparatus and method for separating carrier of multicarrier wireless communication receiver system, each carrier separation is performed after a quantization in a wireless communication receiver system such as a received multicarrier CDMA (Code Division Multiple Access) etc., to thereby reduce the whole number of quantizers and separate multicarrier from a received signal. For that, the apparatus for separating the carrier of the multicarrier wireless communication receiver system includes an internal oscillating unit for generating internal multicarrier; a plurality of frequency transition units for respectively down-converting the multicarrier generated by the internal oscillating unit and moving it to frequency of "0" as a frequency center; and a plurality of filtering units for individually filtering the respective carrier moved by the plurality of frequency transition units to the frequency center as the frequency of "0", through a low frequency pass band and for providing it as an input of a rake receiver.

Abstract translation: 在用于多载波无线通信接收机系统的载波分离的设备和方法中，在诸如接收到的多载波CDMA（码分多址）等的无线通信接收机系统中进行量化之后执行每个载波分离，从而减少整数 量化器和独立的多载波与接收信号。 为此，用于分离多载波无线通信接收机系统的载波的设备包括：用于生成内部多载波的内部振荡单元; 多个频率转换单元，用于分别下转换由内部振荡单元产生的多载波并将其移动到“0”的频率; 作为一个频率中心; 以及多个滤波单元，用于通过低频通带将由多个频率转换单元移动的相应载波单独滤波到作为频率“0”的频率中心，并用于将其提供为瑞克接收机的输入 。