公开(公告)号：FR3003689B1

公开(公告)日：2016-11-25

申请号：FR1352657

申请日：2013-03-25

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： BERTHIER JEAN ,  DI CIOCCIO LEA ,  MERMOZ SEBASTIEN

IPC: H01L23/12 ,  H01L21/48 ,  H01L21/58

公开(公告)号：FR3025056B1

公开(公告)日：2016-09-09

申请号：FR1457937

申请日：2014-08-22

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： FERROTTI THOMAS ,  BEN BAKIR BADHISE ,  CHANTRE ALAIN ,  CREMER SEBASTIEN ,  DUPREZ HELENE

IPC: H01S5/026

公开(公告)号：FR3030112A1

公开(公告)日：2016-06-17

申请号：FR1462372

申请日：2014-12-12

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  SOCPRA SCIENCES ET GENIE SEC

Inventor： COLLIN LOUIS-MICHEL ,  FRECHETTE LUC ,  LHOSTIS SANDRINE

IPC: H01L23/34 ,  H01L23/40

Abstract: L'invention concerne un assemblage d'une puce (3) de circuits intégrés et d'une plaque (5), dans lequel au moins un canal (15) disposé entre la puce et la plaque s'étend d'un bord à un autre bord de la plus petite de la puce ou de la plaque, et est délimité par des parois latérales métalliques (17) s'étendant au moins partiellement d'une face de la puce à une face en regard de la plaque.

公开(公告)号：FR3029355A1

公开(公告)日：2016-06-03

申请号：FR1461760

申请日：2014-12-02

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： DUBOIS EMMANUEL ,  ROBILLARD JEAN-FRANCOIS ,  MONFRAY STEPHANE ,  SKOTNICKI THOMAS

IPC: H01L37/00

Abstract: Générateur thermoélectrique, comprenant une membrane semiconductrice (2) à structure phononique contenant au moins une jonction P-N (3, 4) suspendue entre un premier support (5) destiné à être couplé à une source thermique froide et un deuxième support (6) destiné à être couplé à une source thermique chaude et une architecture permettant de redistribuer le flux thermique dans le plan de ladite membrane.

公开(公告)号：FR3135160B1

公开(公告)日：2024-10-11

申请号：FR2204145

申请日：2022-05-02

Applicant: STMICROELECTRONICS CROLLES 2 SAS

Inventor： ROY FRANCOIS

IPC: H01L21/02 ,  H01L27/00

Abstract: Procédé de fabrication de dispositifs optoélectroniques La présente description concerne un procédé de fabrication de dispositifs optoélectroniques comprenant la croissance par épitaxie, sur chaque première couche (18) de premières couches d'un premier matériau semiconducteur recouvrant un premier support (20) et espacées les unes des autres, d'une deuxième couche (24) en un deuxième matériau, et la croissance par épitaxie sur chaque deuxième couche, d'un empilement (26) de couches semiconductrice comprenant une troisième couche (28) au contact physique de la deuxième couche, la séparation de chaque empilement par rapport à la première couche par gravure de la deuxième couche par une gravure sélective à la fois par rapport aux premier et troisième matériaux, et le report des empilements sur un deuxième support, chacun des premier et troisième matériaux étant un composé III-V ou II-VI. Figure pour l'abrégé : Fig 6

公开(公告)号：FR3026734B1

公开(公告)日：2023-01-06

申请号：FR1459430

申请日：2014-10-02

Applicant: COMMISSARIAT A LENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMICROELECTRONICS CROLLES 2 SAS ,  UNIV JOSEPH FOURIER GRENOBLE 1

Inventor： CASSET FABRICE ,  BASROUR SKANDAR ,  CHAPPAZ CEDRICK ,  DANEL JEAN-SEBASTIEN

IPC: B81B1/00 ,  B81C1/00

公开(公告)号：FR3092402A1

公开(公告)日：2020-08-07

申请号：FR1900935

申请日：2019-01-31

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： LECAT--MATHIEU DE BOISSAC CAPUCINE ,  ABOUZEID FADY ,  GASIOT GILLES ,  ROCHE PHILIPPE ,  MALHERBE VICTOR

IPC: G01R29/02

Abstract: Mesure de la durée d'une impulsion La présente description concerne un dispositif (1) comprenant : un premier circuit (11) comportant une première chaine d'étages (113a) identiques définissant des première et deuxième lignes à retard ; un deuxième circuit (14) comportant une deuxième chaine d'étages (113b) identiques aux étages de la première chaine, la deuxième chaine définissant des troisième et quatrième lignes à retard ; et un troisième circuit (13) reliant sélectivement la troisième ligne à retard, la quatrième ligne à retard ou une première entrée (133) du troisième circuit à une même entrée (112) du premier circuit (11). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3054949A1

公开(公告)日：2018-02-09

申请号：FR1657536

申请日：2016-08-03

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  ST MICROELECTRONICS SA

Inventor： HUARD VINCENT ,  BRINI SILVIA ,  PARTHASARATHY CHITTOOR

IPC: H05K13/00

Abstract: Un système sur puce (SOC) comportant au moins un circuit intégré (1) configuré pour fonctionner à respectivement au moins un point de fonctionnement, comporte un moyen de suivi (4) configuré pour collecter au moins la durée cumulée d'activité dudit au moins un circuit intégré. Un moyen d'évaluation (6, 7) est configuré pour établir au moins un état de vieillissement instantané respectivement dudit au moins un circuit intégré comprenant ladite au moins une durée cumulée d'activité. Un moyen d'ajustement (3, 7) est configuré pour ajuster au moins un point de fonctionnement en fonction dudit au moins un état de vieillissement dudit au moins circuit intégré respectif.

公开(公告)号：FR3028351B1

公开(公告)日：2018-01-19

申请号：FR1460877

申请日：2014-11-12

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： DRAY ALEXANDRE ,  JOSSE EMMANUEL

IPC: H01L27/02 ,  H01L27/088

公开(公告)号：FR3053479A1

公开(公告)日：2018-01-05

申请号：FR1656188

申请日：2016-06-30

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： BAUDOT CHARLES

IPC: G02B6/12 ,  G02B6/24

Abstract: Le dispositif intégré photonique comporte au moins un premier guide d'ondes (G1) et un deuxième guide d'ondes (G2), les deux guides d'ondes étant mutuellement couplés par une région de jonction (JCN) comprenant un renflement (R).