中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

30 records (took 0.03 seconds)

    Mesure de la durée d'une impulsion
    1.
    发明专利
    Mesure de la durée d'une impulsion 未知

    公开(公告)号：FR3092402A1

    公开(公告)日：2020-08-07

    申请号：FR1900935

    申请日：2019-01-31

    Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： LECAT--MATHIEU DE BOISSAC CAPUCINE ,  ABOUZEID FADY ,  GASIOT GILLES ,  ROCHE PHILIPPE ,  MALHERBE VICTOR

    IPC: G01R29/02

    Abstract: Mesure de la durée d'une impulsion La présente description concerne un dispositif (1) comprenant : un premier circuit (11) comportant une première chaine d'étages (113a) identiques définissant des première et deuxième lignes à retard ; un deuxième circuit (14) comportant une deuxième chaine d'étages (113b) identiques aux étages de la première chaine, la deuxième chaine définissant des troisième et quatrième lignes à retard ; et un troisième circuit (13) reliant sélectivement la troisième ligne à retard, la quatrième ligne à retard ou une première entrée (133) du troisième circuit à une même entrée (112) du premier circuit (11). Figure pour l'abrégé : Fig. 1

    Verfahren zum Managen des Betriebs eines Testmodus eines Logikbauteils mit Wiederherstellung des Zustandes vor dem Test
    2.
    发明专利
    Verfahren zum Managen des Betriebs eines Testmodus eines Logikbauteils mit Wiederherstellung des Zustandes vor dem Test 未知

    公开(公告)号：DE112015003151T5

    公开(公告)日：2017-04-27

    申请号：DE112015003151

    申请日：2015-05-28

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (GRENOBLE 2) SAS

    Inventor： DAVEAU JEAN-MARC ,  ROCHE PHILIPPE ,  FUIN DIDIER

    IPC: G01R31/3187 ,  G01R31/317 ,  G01R31/3185

    Abstract: Vorrichtung (5) mit einer integrierten Schaltung mit einer Menge von N Flip-Flops (1 bis 4), die über ihren jeweiligen Testeingang (ti) und ihren jeweiligen Testausgang (tq) in Reihe gekoppelt sind, um eine Kette von N Flip-Flops (1 bis 4) zu bilden. Die Vorrichtung (5) umfasst eine Steuerschaltung (7), die dazu konfiguriert ist, nach einem normalen Betriebsmodus der Flip-Flops (1 bis 4) die N Flip-Flops (1 bis 4) in einen Testmodus zu setzen, in dem der Testeingang (ti) des ersten Flip-Flops (1) der Kette eine erste Sequenz von Testbits empfangen soll, einen Speicher (6), der dazu konfiguriert ist, die Sequenz von N Werten, die durch den Testausgang (tq) des letzten Flip-Flops (4) der Kette geliefert werden, aufzuzeichnen, wobei die Steuerschaltung dazu konfiguriert ist, am Testeingang (ti) des ersten Flip-Flops (1) der Kette zu liefern, die Sequenz von N gespeicherten Werten empfangen soll, um den Zustand der N Flip-Flops vor ihrem Setzen in den Testmodus wiederherzustellen.

    Verfahren zum Managen des Betriebs einer redundanten Mehrheitsentscheidungsschaltung und zugehörige Vorrichtung
    3.
    发明专利
    Verfahren zum Managen des Betriebs einer redundanten Mehrheitsentscheidungsschaltung und zugehörige Vorrichtung 未知

    公开(公告)号：DE112015002991T5

    公开(公告)日：2017-04-20

    申请号：DE112015002991

    申请日：2015-06-26

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： DAVEAU JEAN-MARC ,  CLERC SYLVAIN ,  ROCHE PHILIPPE

    IPC: G06F11/14 ,  G01R31/3185 ,  G06F11/18 ,  G06F11/267

    Abstract: Verfahren zum Managen des Betriebs eines Logikbauteils (2) mit einer Mehrheitsentscheidungsschaltung (3) und einer ungeraden Anzahl von Flip-Flops (4 bis 6) mindestens gleich drei, wobei das Verfahren Folgendes umfasst: a) nach einem normalen Betriebsmodus des Bauteils ein Setzen des Bauteils (2) in einen Testmodus, in dem: – ein Flip-Flop (4) des Logikbauteils (2) in einen Testmodus gesetzt wird, – ein Testsignal (TI) in den Testeingang (ti) des getesteten Flip-Flops (4) eingespeist wird, – der Logikzustand der anderen Flip-Flops (5 und 6) eingefroren wird und – das Testausgangssignal (TQ) analysiert wird, dann, b) am Ende des Tests ein neues Setzen des Bauteils (2) in einen normalen Betriebsmodus, wobei die Mehrheitsentscheidungsschaltung (3) automatisch den Wert des Ausgangssignals (Q) des Bauteils (2), der vor der Einleitung des Tests existierte, wiederherstellt.

    Mesure de la durée d'une impulsion
    6.
    发明专利
    Mesure de la durée d'une impulsion 未知

    公开(公告)号：FR3092402B1

    公开(公告)日：2021-10-22

    申请号：FR1900935

    申请日：2019-01-31

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： LECAT--MATHIEU DE BOISSAC CAPUCINE ,  ABOUZEID FADY ,  GASIOT GILLES ,  ROCHE PHILIPPE ,  MALHERBE VICTOR

    IPC: G01R29/02

    Abstract: Mesure de la durée d'une impulsion La présente description concerne un dispositif (1) comprenant : un premier circuit (11) comportant une première chaine d'étages (113a) identiques définissant des première et deuxième lignes à retard ; un deuxième circuit (14) comportant une deuxième chaine d'étages (113b) identiques aux étages de la première chaine, la deuxième chaine définissant des troisième et quatrième lignes à retard ; et un troisième circuit (13) reliant sélectivement la troisième ligne à retard, la quatrième ligne à retard ou une première entrée (133) du troisième circuit à une même entrée (112) du premier circuit (11). Figure pour l'abrégé : Fig. 1

    7.
    发明专利
    未知

    公开(公告)号：FR2875350B1

    公开(公告)日：2006-12-15

    申请号：FR0409784

    申请日：2004-09-15

    Applicant: ST MICROELECTRONICS SA

    Inventor： JACQUET FRANCOIS ,  ROCHE PHILIPPE

    IPC: H03K3/356 ,  H01L23/552 ,  H01L23/62 ,  H03K19/003 ,  H03K19/007

    Abstract: A multivibrator includes a first data transfer port that receives, as input, multivibrator input data. A first, master, latch cell is connected on the output side of the first transfer port. A second, slave, latch cell is connected thereto through a second data transfer port placed between the first and second latch cells. Each latch cell includes a set of redundant data storage nodes for storing information in at least one pair of complementary nodes and circuitry for restoring information in its initial state, after a current or voltage spike has modified the information in one of the nodes of the said pair, on the basis of the information stored in the other node. The nodes of each pair are implanted opposite one another in a zone of a substrate defining the latch cell.

    8.
    发明专利
    未知

    公开(公告)号：FR2884968B1

    公开(公告)日：2007-09-21

    申请号：FR0503958

    申请日：2005-04-20

    Applicant: ST MICROELECTRONICS SA

    Inventor： SCHOELLKOPF JEAN PIERRE ,  ROCHE PHILIPPE ,  JAOUEN HERVE

    IPC: H01L27/11 ,  H01L21/768 ,  H01L21/8244

    Abstract: The circuit has an intermediate layer (M0) placed between a surface (S0) of a substrate (100) and a metallization layer (M1), where the surface is covered by a stop layer (S10). Each of the intermediate, stop and metallization layers is constituted of two distinct dielectric materials in two zones, where the material in one zone presents a relative dielectric permittivity greater than that of the material in the other zone. An independent claim is also included for a method for fabricating an integrated electronic circuit.

    9.
    发明专利
    未知

    公开(公告)号：FR2872356B1

    公开(公告)日：2007-01-19

    申请号：FR0406952

    申请日：2004-06-25

    Applicant: ST MICROELECTRONICS SA

    Inventor： CLERC SYLVAIN ,  ROCHE PHILIPPE ,  JAQUET FRANCOIS

    IPC: H03K3/356 ,  G11C11/412 ,  H03K3/037 ,  H03K19/094

    Abstract: A bistable circuit includes a first inverter and a capacitive inversion circuit having one input coupled to an output of the first inverter. The capacitive inversion circuit includes a second inverter and a capacitive circuit parallel-coupled to the input and an output of the capacitive inversion circuit. The bistable circuit also includes a switch to isolate the output of the capacitive inversion circuit from an input of the first inverter when the switch receives an active validation signal or, if not, to couple the output of the capacitive inversion circuit to the input of the first inverter.

    BASCULE PROTEGEE CONTRE LES PICS DE COURANT OU DE TENSION
    10.
    发明专利
    BASCULE PROTEGEE CONTRE LES PICS DE COURANT OU DE TENSION 未知

    公开(公告)号：FR2884988A1

    公开(公告)日：2006-10-27

    申请号：FR0504034

    申请日：2005-04-22

    Applicant: ST MICROELECTRONICS SA

    Inventor： ROCHE PHILIPPE ,  JACQUET FRANCOIS ,  CLERC SYLVAIN

    IPC: H03K19/003 ,  H01L23/552

    Abstract: Cette bascule protégée contre des pics de courant ou de tension comprend une première porte (P1) de transfert de données recevant, en entrée, des données d'entrée (D, DN) de la bascule, une première cellule de verrouillage maître (C1) raccordée en sortie de la première porte de transfert, une deuxième cellule de verrouillage esclave et une deuxième porte de transfert de données disposée entre les première et deuxième cellules de verrouillage, chaque cellule de verrouillage comprenant un ensemble de noeuds de stockage de données redondants.Les portes de transfert comprennent chacune des moyens (C' 1, C'2, C'3, C'4) pour écrire séparément des données dans chaque noeud de stockage.

Patent Agency Ranking