公开(公告)号：KR1019980039198A

公开(公告)日：1998-08-17

申请号：KR1019960058192

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  백규하 ,  구진근 ,  남기수

IPC: H01L27/06

Abstract: 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.

公开(公告)号：KR1019950001947A

公开(公告)日：1995-01-04

申请号：KR1019930012203

申请日：1993-06-30

Applicant: 한국전자통신연구원

Inventor： 박민 ,  백규하

IPC: H01L21/31