EVALUATION D'UNE IMPEDANCE DE CHARGE EN SORTIE D'UN COUPLEUR DIRECTIF

    公开(公告)号:FR2954508A1

    公开(公告)日:2011-06-24

    申请号:FR0959246

    申请日:2009-12-18

    Abstract: L'invention concerne un procédé et un circuit d'évaluation d'une impédance de charge en sortie d'un coupleur directif (4) dont une première ligne (41) est destinée à véhiculer un signal utile entre une première borne (42) et une deuxième borne (44) destinée à être connectée à une antenne (2), et dont une seconde ligne (43) couplée à la première comporte une troisième borne (46) côté première borne et une quatrième borne (48) côté deuxième borne, dans lequel le signal présent sur la quatrième borne est soumis à un détecteur homodyne (60) dont le signal d'oscillateur local est prélevé sur la troisième borne.

    ALIMENTATION A DECOUPAGE MULTINIVEAUX

    公开(公告)号:FR2954018A1

    公开(公告)日:2011-06-17

    申请号:FR0959067

    申请日:2009-12-16

    Abstract: L'invention concerne un circuit de fourniture d'au moins deux tensions d'alimentation (V1, V2) à partir d'une tension continue (VR) fournie par un premier convertisseur à découpage (2) entre une première (30) et une deuxième borne (36), dans lequel : un deuxième convertisseur à découpage (5) réversible de type abaisseur est alimenté par ladite tension continue ; un pont diviseur capacitif (C54, C57) relie lesdites première et deuxième bornes, le point milieu du pont diviseur capacitif correspondant à la sortie du deuxième convertisseur et définissant une troisième borne (32) de fourniture d'un potentiel intermédiaire (HAVDD) ; et lesdites deux tensions d'alimentation sont prélevées respectivement entre les première et troisième et entre les troisième et deuxième bornes.

    PROCEDE DE FORMATION D'UNE BATTERIE DE TYPE LITHIUM-ION EN COUCHES MINCES

    公开(公告)号:FR2952477A1

    公开(公告)日:2011-05-13

    申请号:FR0957867

    申请日:2009-11-06

    Abstract: L'invention concerne un procédé de formation d'une batterie de type lithium-ion intégrée, comprenant les étapes successives suivantes : former, sur un substrat (30), un empilement d'une couche de cathode (34) en un matériau susceptible d'accueillir en son sein des ions lithium, d'une couche d'électrolyte (42) et d'une couche d'anode (44) de la batterie ; former un court-circuit entre les couches d'anode et de cathode ; procéder à une évaporation thermique de lithium ; et ouvrir le court-circuit entre les couches d'anode et de cathode.

    FILTRE DE MODE COMMUN A INDUCTANCES COUPLEES

    公开(公告)号:FR2945154A1

    公开(公告)日:2010-11-05

    申请号:FR0952872

    申请日:2009-04-30

    Inventor: CONCORD JOEL

    Abstract: L'invention concerne un filtre (2) de mode commun comportant : en série entre une première borne d'entrée (22) et une première borne de sortie (26), un premier (L42) et un deuxième (L46) éléments inductifs couplés positivement ; en série entre une seconde borne d'entrée (24) et une seconde borne de sortie (28), un troisième (L44) et un quatrième (L48) éléments inductifs couplés positivement ; et en série entre chaque point milieu (21, 23) desdites associations en série d'éléments inductifs et la masse, un élément capacitif (C41, C43 ; D41, D43) et un cinquième élément inductif (L49).

    Puce électronique
    159.
    发明专利

    公开(公告)号:FR3113775B1

    公开(公告)日:2022-09-30

    申请号:FR2008948

    申请日:2020-09-03

    Abstract: Puce électronique La présente description concerne une puce électronique (11) comprenant au moins trois piliers (29) métalliques se prolongeant depuis une face de la puce, la hauteur (H) de chaque pilier étant supérieure à 20 µm, les piliers étant destinés à surélever la puce lors d'une fixation de la puce, par ladite face, au moyen d'un matériau de fixation (15) sur la paroi (13) d'un support. Figure pour l'abrégé : Fig. 1

    Procédé de fabrication de puces électroniques

    公开(公告)号:FR3103315B1

    公开(公告)日:2021-12-03

    申请号:FR1912895

    申请日:2019-11-19

    Inventor: FALLOURD LUDOVIC

    Abstract: Procédé de fabrication de puces électroniques La présente description concerne un procédé de fabrication de puces électroniques, comprenant les étapes suivantes : former, du coté d'une première face d'un substrat semiconducteur (11) dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés, des tranchées (27) délimitant latéralement une pluralité de puces comprenant chacune un unique circuit intégré ; et déposer une couche électriquement isolante (29) sur les parois latérales des tranchées (27) par un procédé de dépôt ALD, de façon à isoler les flancs de chaque puce. Figure pour l'abrégé : Fig. 8

Patent Agency Ranking