이종접합 바이폴라 트랜지스터 및 그 제조방법
    151.
    发明授权
    이종접합 바이폴라 트랜지스터 및 그 제조방법 失效
    异相双极晶体管及其制造方法

    公开(公告)号:KR1019960006751B1

    公开(公告)日:1996-05-23

    申请号:KR1019920024458

    申请日:1992-12-16

    Abstract: The method of fabricating a hetero-junction bipolar transistor includes the steps of forming a sub-collector layer(2) on a GaAs substrate(1), forming a collector layer(3) on the sub-collector layer(2) and implanting p-type impurities to form a high-concentration base layer(4), forming a multiple quantum wells(6c) and potential barrier(6b) alternately on the base layer(4) and forming a AlGaAs layer(6d) thereon, selectively etching the wells(6c) and potential barrier(6b) to expose the base layer(4), forming an emitter resistant contact layer(8) and etching the base layer(4) and collector layer(3) for isolation, and forming a base resistant contact layer(10) on the base layer(4) and forming a collector resistant contact layer(11) on the sub-collector layer(2).

    Abstract translation: 制造异质结双极晶体管的方法包括以下步骤:在GaAs衬底(1)上形成副集电极层(2),在子集电极层(2)上形成集电极层(3),并将p 形成高浓度基底层(4),在基底层(4)上交替形成多个量子阱(6c)和势垒(6b)并在其上形成AlGaAs层(6d),选择性地蚀刻 阱(6c)和势垒(6b)以暴露基底层(4),形成发射极抵抗接触层(8),并蚀刻基底层(4)和集电极层(3)以进行隔离,并形成耐碱性 接触层(10),并且在子集电极层(2)上形成集电极抵抗接触层(11)。

    제한적 공유메모리 스위치의 방송장치

    公开(公告)号:KR1019950023124A

    公开(公告)日:1995-07-28

    申请号:KR1019930026137

    申请日:1993-12-01

    Abstract: 본 발명은 제한적 비동기 전달모드(Asynchronous Transfer Mode; 이하 AMT이라 약칭함)스위치 장치에서의 방송기능 실현을 위한 제한적 공유메모리 스위치의 방송장치에 관한 것으로, 호처리 과정에서 미리 설정되는 경로를 저장하고, 관련 방송 셀이 수신되는 경우 저장된 정보를 출력하여 방송서비스가 가능하도록 하는 방송 경로저장수단(71); 방송 셀이 저장된 공유메모리의 어드레스 및 경로를 저장하는 방송어드레스 FIFO 및 방송경로 FIFO(72); 상기 FIFO에 저장된 내용이 주기적으로 서비스되도록 하는 방송계수 수단; 상기 방송경로 FIFO(62)에 연결되어 경로를 선택하는 선택수단(76); 및 상기선택수단(76)에 연결되어 출력을 제어하는 카운터(64)를 구비하여 이루어짐으로써 종래 하드웨어의 복잡성, 용량이 큰 메모리의 사용 및 타이밍 문제를 해결하여 구현이 간단한 효과가 있다.

    마스터/슬레이브 방식의 이중화 동기회로
    156.
    发明授权
    마스터/슬레이브 방식의 이중화 동기회로 失效
    主从方法的双重同步电路

    公开(公告)号:KR1019950005141B1

    公开(公告)日:1995-05-18

    申请号:KR1019910024066

    申请日:1991-12-23

    Abstract: The circuit provides a dual mode clock supply device for network synchronization device of digital switching device (TDX-10). The circuit comprises a clock status detection module (101), a power reset module (103) to generate a reset signal in the case of power-on, a module (102) to recognize a power-on order, a master/slave signal generation module (104) to generate a master/slave control signal according to output signal from (101), a clock division module (106), an input synchronization signal control module (107), and a synchronization signal generation module(108).

    Abstract translation: 该电路为数字开关装置(TDX-10)的网络同步装置提供双模时钟供电装置。 该电路包括时钟状态检测模块(101),用于在通电的情况下产生复位信号的功率复位模块(103),用于识别通电顺序的模块(102),主/从信号 生成模块(104),用于根据来自(101)的输出信号,时钟分割模块(106),输入同步信号控制模块(107)和同步信号生成模块(108)来产生主/从控制信号。

    망동기 장치의 TD 버스 인터페이스 방법
    159.
    发明授权
    망동기 장치의 TD 버스 인터페이스 방법 失效
    网络同步设备的TD / BUS接口方法

    公开(公告)号:KR1019940007555B1

    公开(公告)日:1994-08-19

    申请号:KR1019910022460

    申请日:1991-12-07

    Abstract: The method interfaces a master clock generation processor of a digital processing phase locked loop and a peripheral processor in low class processor board through a telephone device bus. The method includes the steps of: (A) checking that a peripheral processor (PP) is in normal mode when a data is transmitted from a master clock generation processor (MGCP); (B) reading a first byte of a transmission buffer and transmitting data when the first byte of a buffer is H'oo; (C) checking the first byte of a buffer after a certain number of tries when the first byte of a buffer is not H'oo; and (D) recording the abnormal state of a PP and terminating the transmission.

    Abstract translation: 该方法通过电话设备总线将数字处理锁相环的主时钟生成处理器和低级处理器板中的外围处理器连接。 该方法包括以下步骤:(A)当从主时钟生成处理器(MGCP)发送数据时,(A)检查外围处理器(PP)处于正常模式; (B)当缓冲器的第一个字节为H'oo时读取发送缓冲区的第一个字节并发送数据; (C)当缓冲器的第一个字节不是H'oo时,在一定次数的尝试之后检查缓冲区的第一个字节; 和(D)记录PP的异常状态并终止传输。

    비대칭 제한적 공유메모리 비동기 전달모드(ATM:Asynchronous Transfef Mode) 스위치 장치
    160.
    发明公开
    비대칭 제한적 공유메모리 비동기 전달모드(ATM:Asynchronous Transfef Mode) 스위치 장치 失效
    不对称有限共享存储器异步传输模式(ATM)交换设备

    公开(公告)号:KR1019940017454A

    公开(公告)日:1994-07-26

    申请号:KR1019920026119

    申请日:1992-12-29

    Abstract: 본 발명은, m×n 비대칭 제한적 비동기 전달모드(ATM) 스위치 장치에 관한 것이다.
    본 발명은, 입력 m을 k(k=m/n)으로 그루핑하여 입력받은 다수의 직/병렬 변환기로 이루어진 입력수단(16)과, 상기 입력수단(16)에 연결된 k개의 서브 공통 메모리부(32)를 구비하는 공통 메모리(22)와, 상기 공통메모리를 제어하는 제어수단(34)과, 상기 공통 메모리(22)에 연결된 디멀티플렉서(20)와, 상기 디멀티 플렉서(20)에 다수의 병/직렬 변환기(21)를 구비한 것을 특징으로 한다.

Patent Agency Ranking