Abstract:
The method of fabricating a hetero-junction bipolar transistor includes the steps of forming a sub-collector layer(2) on a GaAs substrate(1), forming a collector layer(3) on the sub-collector layer(2) and implanting p-type impurities to form a high-concentration base layer(4), forming a multiple quantum wells(6c) and potential barrier(6b) alternately on the base layer(4) and forming a AlGaAs layer(6d) thereon, selectively etching the wells(6c) and potential barrier(6b) to expose the base layer(4), forming an emitter resistant contact layer(8) and etching the base layer(4) and collector layer(3) for isolation, and forming a base resistant contact layer(10) on the base layer(4) and forming a collector resistant contact layer(11) on the sub-collector layer(2).
Abstract:
본 발명은 제한적 비동기 전달모드(Asynchronous Transfer Mode; 이하 AMT이라 약칭함)스위치 장치에서의 방송기능 실현을 위한 제한적 공유메모리 스위치의 방송장치에 관한 것으로, 호처리 과정에서 미리 설정되는 경로를 저장하고, 관련 방송 셀이 수신되는 경우 저장된 정보를 출력하여 방송서비스가 가능하도록 하는 방송 경로저장수단(71); 방송 셀이 저장된 공유메모리의 어드레스 및 경로를 저장하는 방송어드레스 FIFO 및 방송경로 FIFO(72); 상기 FIFO에 저장된 내용이 주기적으로 서비스되도록 하는 방송계수 수단; 상기 방송경로 FIFO(62)에 연결되어 경로를 선택하는 선택수단(76); 및 상기선택수단(76)에 연결되어 출력을 제어하는 카운터(64)를 구비하여 이루어짐으로써 종래 하드웨어의 복잡성, 용량이 큰 메모리의 사용 및 타이밍 문제를 해결하여 구현이 간단한 효과가 있다.
Abstract:
The circuit provides a dual mode clock supply device for network synchronization device of digital switching device (TDX-10). The circuit comprises a clock status detection module (101), a power reset module (103) to generate a reset signal in the case of power-on, a module (102) to recognize a power-on order, a master/slave signal generation module (104) to generate a master/slave control signal according to output signal from (101), a clock division module (106), an input synchronization signal control module (107), and a synchronization signal generation module(108).
Abstract:
The method interfaces a master clock generation processor of a digital processing phase locked loop and a peripheral processor in low class processor board through a telephone device bus. The method includes the steps of: (A) checking that a peripheral processor (PP) is in normal mode when a data is transmitted from a master clock generation processor (MGCP); (B) reading a first byte of a transmission buffer and transmitting data when the first byte of a buffer is H'oo; (C) checking the first byte of a buffer after a certain number of tries when the first byte of a buffer is not H'oo; and (D) recording the abnormal state of a PP and terminating the transmission.
Abstract:
본 발명은, m×n 비대칭 제한적 비동기 전달모드(ATM) 스위치 장치에 관한 것이다. 본 발명은, 입력 m을 k(k=m/n)으로 그루핑하여 입력받은 다수의 직/병렬 변환기로 이루어진 입력수단(16)과, 상기 입력수단(16)에 연결된 k개의 서브 공통 메모리부(32)를 구비하는 공통 메모리(22)와, 상기 공통메모리를 제어하는 제어수단(34)과, 상기 공통 메모리(22)에 연결된 디멀티플렉서(20)와, 상기 디멀티 플렉서(20)에 다수의 병/직렬 변환기(21)를 구비한 것을 특징으로 한다.