中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1108 records (took 0.028 seconds)

    INTERFERENCE SHIELDED ELECTRONICS MODULE AND METHOD FOR PROVIDING THE SAME
    153.
    发明申请
    INTERFERENCE SHIELDED ELECTRONICS MODULE AND METHOD FOR PROVIDING THE SAME 审中-公开
    干扰屏蔽电子模块及其提供方法

    公开(公告)号：WO2008145804A9

    公开(公告)日：2009-01-22

    申请号：PCT/FI2008000059

    申请日：2008-05-26

    Applicant: ELCOTEQ SE ,  LEHTIMAEKI KAIJA ,  MAAKANSAS GRETA ,  HEIKONEN MIKKO ,  MAEKELAE KIMMO

    Inventor： LEHTIMAEKI KAIJA ,  MAAKANSAS GRETA ,  HEIKONEN MIKKO ,  MAEKELAE KIMMO

    IPC: H05K9/00 ,  H01L23/552 ,  H05K1/02 ,  H05K3/00

    CPC classification number: H05K1/0218 ,  H05K3/284 ,  H05K2201/0919

    Abstract: Interference shielded, for example a RFI and/or EMI shielded, electronics module, such as a circuit board (10) or a printed circuit or a corresponding electronics module, which interference shield forms a contact (4) with at least one edge zone (11) of the circuit board layers (12, 13, 14) of the circuit board, which contact functions in the electronics module as a means of grounding and which circuit board comprises: an outermost electrically conductive layer (3) providing the interference shield of the electronics module; at least one circuit card layer (12, 13, 14) unit comprising electronics components and a wiring pattern embedded into a filling material of the circuit board layer: and encapsulating activation material layer (2), which is advantageously a substrate layer or a resin layer, and which overlays above the topmost circuit board layer (12), and which is arranged into a space between the outermost layer (3) and topmost circuit board layer (12) to be therein conformingly against the inner surface of the outermost layer (3) for isolating the electronic components and the wiring pattern from outermost layer, whereby for providing the interference shield, there is a direct conductive contact (4) at the side edge (21) of the circuit board between the outermost layer (3) and the edge zone (11) of the circuit board layer (12, 13, 14) providing the grounding. Characteristic to the shielded module is that the outermost shield layer (3) is essentially a single-layered covering and an outermost surface layer of the circuit board unit (10). Characteristic to the method is that the same comprises steps: a panel (1) comprising several circuit board units (10) is covered by an encapsulating layer (2); individual circuit boards (10) are separated from the panel along separation lines (A-A, B-B) of the circuit board units; and a surrounding shield layer is applied as the outermost layer, which forms an electrically conductive interference shield.

    Abstract translation: 干扰屏蔽，例如RFI和/或EMI屏蔽的电子模块，例如电路板（10）或印刷电路或相应的电子模块，该干扰屏蔽与至少一个边缘区域（4）形成接触（4） 所述电路板层（12,13,14）的电路板层（12,13,14）在所述电子模块中作为接地手段起作用，并且所述电路板包括：最外面的导电层（3），其提供 电子模块; 至少一个电路卡层（12,13,14）单元，其包括电子元件和嵌入电路板层的填充材料中的布线图案;以及封装活性材料层（2），其有利地是衬底层或树脂 并覆盖在最上面的电路板层（12）上方，并且该电路板布置在最外层（3）和最上面的电路板层（12）之间的空间中，以与其中最外层（12）的内表面一致 3），用于将电子元件和布线图案与最外层隔离，由此为了提供干扰屏蔽，在最外层（3）和（3）之间的电路板的侧边缘（21）处存在直接导电触点（4） 电路板层（12,13,14）的边缘区域（11）提供接地。 屏蔽模块的特征在于最外面的屏蔽层（3）基本上是电路板单元（10）的单层覆盖层和最外层表面层。 该方法的特征在于包括以下步骤：包括若干电路板单元（10）的面板（1）被封装层（2）覆盖; 各个电路板（10）沿着电路板单元的分离线（A-A，B-B）与面板分开; 并且周围的屏蔽层被用作最外层，其形成导电干涉屏蔽。

    MODULAR MICROELECTRONIC COMPONENT
    156.
    发明申请
    MODULAR MICROELECTRONIC COMPONENT 审中-公开
    模块化微电子元件

    公开(公告)号：WO2007025753A3

    公开(公告)日：2007-05-10

    申请号：PCT/EP2006008520

    申请日：2006-08-29

    Applicant: FRAUNHOFER GES FORSCHUNG ,  UNIV BERLIN TECH ,  NIEDERMAYER MICHAEL ,  OSTMANN ANDREAS ,  GUTTOWSKI STEPHAN ,  GRUNDMANN STEFAN ,  THOMASIUS ROLF ,  POLITYKO DMITRY-DAVID

    Inventor： NIEDERMAYER MICHAEL ,  OSTMANN ANDREAS ,  GUTTOWSKI STEPHAN ,  GRUNDMANN STEFAN ,  THOMASIUS ROLF ,  POLITYKO DMITRY-DAVID

    IPC: H05K1/14 ,  H05K3/36

    CPC classification number: H05K1/144 ,  H05K3/284 ,  H05K3/366 ,  H05K3/368 ,  H05K3/403 ,  H05K2201/0919

    Abstract: The invention relates to a modular microelectronic component and a method for the production thereof. The inventive method comprises the following steps: a) at least two functional layers (12, 22) are produced, each of which is provided with a planar support (10, 20), electronic components, 1 to 5, 8, 9) located on the support (10, 20), a conductor structure, and electrical first contact points (11, 21) located on the edge (6, 23) of the support (10, 20). The conductor structure contacts the electronic components at least in part while being at least partly connected to the first contact points (11, 21) on the edge (6, 23) of the support (10, 20); b) the functional layers (12, 22) are placed on top of each other layer by layer; c) the functional layers (12, 22) are electrically connected via the first contact points (11, 21). The invention makes it possible to produce an extremely compact and robust microelectronic component while the adjusting effort can be kept very low compared to other modular methods when designing the individual functional layers. Very different aspect ratios of the individual functional layers are rather unproblematic during system integration, resulting in a small amount of development effort.

    Abstract translation: 本发明涉及一种模块化微电子元件及其制备方法。 根据本发明，该方法包括以下步骤：a）制备至少两个功能层（12，22），其中，每个功能层（12，22）包括所述载体（10上的扁平支承件（10，20），20）设置的电子元件（1 -5，8,9），导体在边缘处利用Dende电第一接触点的载体（10，20）（11,21），其中，所述导体图案中，电子部件至少部分地由与接触并至少部分的结构和（6，23） 在载体（10，20）连接的边缘（6，23）的第一接触点（11，21）; b）该研磨功能该ionsschichten的层（12，22）; C）电连接经由第一接触点（11，21）的功能层（12，22）。 本发明使得有可能生产一种非常紧凑和坚固的微电子元件。 在这种情况下，表决sauf可以在从其他模块化方法的各个功能层的设计中保持非常低的墙。 非常各个功能层的不同的纵横比使相当容易，从而导致较低的开发努力允许系统集成。

    LEITERPLATTE ZUR BESTÜCKUNG MIT ELEKTRISCHEN UND/ODER ELEKTRONISCHEN BAUTEILEN
    157.
    发明申请
    LEITERPLATTE ZUR BESTÜCKUNG MIT ELEKTRISCHEN UND/ODER ELEKTRONISCHEN BAUTEILEN 审中-公开
    电路板装有电气和/或电子元件

    公开(公告)号：WO2006067028A2

    公开(公告)日：2006-06-29

    申请号：PCT/EP2005/056330

    申请日：2005-11-29

    Applicant: ENDRESS+HAUSER GMBH+CO.KG ,  BIRGEL, Dietmar ,  HAUPTVOGEL, Karl-Peter ,  KRÜGER, Jürgen ,  BURGER, Paul

    Inventor： BIRGEL, Dietmar ,  HAUPTVOGEL, Karl-Peter ,  KRÜGER, Jürgen ,  BURGER, Paul

    IPC: H01R12/55

    CPC classification number: H05K1/148 ,  H01R4/027 ,  H01R12/523 ,  H05K3/3405 ,  H05K3/403 ,  H05K2201/09163 ,  H05K2201/0919 ,  H05K2201/09845 ,  H05K2201/10287 ,  H05K2201/1034 ,  H05K2201/10363

    Abstract: Die Erfindung betrifft Leiterplatten, die untereinander durch flexible Leiterbahnen oder Jumper verbunden werden. Es ist wünschenswert, die Jumper in einem dem Lötprozess und in einem Schritt zusammen mit anderen SMD- und sonstigen Bauteilen auf den Leiterplatten in einem Reflow-Lötofen zu löten. Dazu sind bei der erfindungsgemäßen Leiterplatte (10), die üblicherweise mehrere Innenlagen (11) sowie innere Leiterbahnen (12) und äußere Leiterbahnen (13) aufweist, in der Stirnseite (18) seitliche Öffnungen (17) angebracht, die vorzugsweise metallisiert sind. Nach Ein- bzw. Aufbringen von Lotpaste können dort hineingesteckte Anschlußpins bzw. Anschlußdrähte (16) eines Jumpers (15) zusammen mit anderen Bauteilen auf der Leiterplatte (10) in einem Reflow-Lötofen verlötet werden.

    Abstract translation: 本发明涉及印刷电路板，其通过柔性导体或跳线互连。 所希望的是焊接跳线在焊接工艺中，并且在步骤与其它SMD和在回流炉中的电路板的其它组件。 为了这个目的，侧向开口（17），是在具有通常为多个内部层（11）和内部轨道（12）和在端面外导体（13）的本发明的电路板（10）（18）被安装，其优选被金属化。 输入或跳线（15）的焊膏（16）的应用后，有可以与一起在电路板（10）其它部件设置在插入端子引脚或引线的回流炉进行焊接。

    IMPROVED MATCHED-IMPEDANCE SURFACE-MOUNT TECHNOLOGY FOOTPRINTS
    158.
    发明申请
    IMPROVED MATCHED-IMPEDANCE SURFACE-MOUNT TECHNOLOGY FOOTPRINTS 审中-公开
    改进的匹配阻抗表面安装技术FOOTPRINTS

    公开(公告)号：WO2006056473A2

    公开(公告)日：2006-06-01

    申请号：PCT/EP2005012691

    申请日：2005-11-28

    Applicant: FRAMATOME CONNECTORS INT ,  MORLION DANNY ,  SERCU STEFAAN HENDRIK JOZEF ,  HEYVAERT WINNIE ,  DE GEEST JAN

    Inventor： MORLION DANNY ,  SERCU STEFAAN HENDRIK JOZEF ,  HEYVAERT WINNIE ,  DE GEEST JAN

    IPC: H01R12/51 ,  H05K1/11 ,  H05K3/40

    CPC classification number: H01R13/6471 ,  H01R13/6477 ,  H05K3/3405 ,  H05K3/403 ,  H05K2201/09163 ,  H05K2201/0919 ,  H05K2201/09845 ,  H05K2201/10287 ,  H05K2201/1034

    Abstract: Disclosed are methodologies for defining matched-impedance surface-mount technology footprints on a substrate such as a printed circuit board, for example, that is adapted to receive an electrical component having an arrangement of terminal leads. Such a footprint may include an arrangement of electrically-conductive pads (P) and an arrangement of electrically-conductive vias (V). The via arrangement may differ from the pad arrangement. The vias (V) may be arranged to increase routing density, while limiting cross-talk and providing for matched impedance between the component and the substrate. The via arrangement may be altered to achieve a desired routing density on a layer of the board. Increasing the routing density may decrease the number of board layers, which tends to decrease capacitance and thereby increase impedance. Ground vias (G) and signal vias (S) may be arranged with respect to one another in such a manner as to affect impedance. Thus, the via arrangement may be altered to achieve an impedance that matches the impedance of the component. The via arrangement may be also be altered to limit cross-talk among neighboring signal conductors. Thus, the via arrangement may be defined to balance the impedance, cross-talk, and routing density requirements of the system.

    Abstract translation: 公开了用于在诸如印刷电路板的基板上定义匹配阻抗表面贴装技术足迹的方法，例如适于接收具有端子引线布置的电气部件。 这种覆盖区域可以包括导电焊盘（P）的布置和导电通孔（V）的布置。 通孔布置可以不同于垫布置。 通孔（V）可以被布置成增加布线密度，同时限制串扰并且提供组件和衬底之间的匹配阻抗。 可以改变通孔布置以在板的层上实现期望的布线密度。 增加路由密度可能减少电路板层数，这往往会降低电容，从而增加阻抗。 接地通孔（G）和信号通孔（S）可以相对于彼此以影响阻抗的方式布置。 因此，可以改变通孔布置以实现与部件的阻抗匹配的阻抗。 也可以改变通路装置以限制相邻信号导体之间的串扰。 因此，可以定义通孔布置以平衡系统的阻抗，串扰和布线密度要求。

    プリント基板およびその製造方法
    159.
    发明申请
    プリント基板およびその製造方法 审中-公开
    印刷板及其制造方法

    公开(公告)号：WO2005029934A1

    公开(公告)日：2005-03-31

    申请号：PCT/JP2003/011989

    申请日：2003-09-19

    Applicant: 富士通株式会社 ,  阿部 知行 ,  林 伸之 ,  谷 元昭 ,  阿部 健一郎 ,  飯田 憲司

    Inventor： 阿部 知行 ,  林 伸之 ,  谷 元昭 ,  阿部 健一郎 ,  飯田 憲司

    IPC: H05K3/46

    CPC classification number: G01R1/07314 ,  G01R1/44 ,  H05K1/0366 ,  H05K1/056 ,  H05K1/117 ,  H05K3/429 ,  H05K3/4608 ,  H05K3/4623 ,  H05K3/4641 ,  H05K3/4688 ,  H05K2201/0323 ,  H05K2201/0919 ,  H05K2201/09536 ,  H05K2201/09845 ,  H05K2203/061

    Abstract: 　プリント基板（１１）は、第１基板（１２）と、第１基板の表面に積層される第２基板（１３）とを備える。第２基板（１３）の輪郭は第１基板（１２）の輪郭と異なる。第２基板（１３）は第１基板（１２）の輪郭よりも内側に配置される。第２基板（１３）は第２コア樹脂層（３４）を備える。第２コア樹脂層（３４）は炭素繊維を含有する。第２基板（１３）の表面には、絶縁層（４１）および導電パターン（４２）から構成されるビルドアップ層（１６）が積層される。こうしたプリント基板（１１）では段差面（１４）が規定される。段差面（１４）には導電パターン（１８）が配置される。こうして電極の配置の自由度は広げられることができる。しかも、第２コア樹脂層（３４）には炭素繊維が含有される。こうした炭素繊維の働きで熱膨張の影響は排除される。しかも、ビルドアップ層（１６）では微細な配線構造が確立される。

    Abstract translation: 印刷板（11）包括形成在第一板的表面上的第一板（12）和第二板（13）。 第二板（13）的轮廓与第一板（12）的轮廓不同。 第二板（13）布置在第一板（12）的轮廓内。 第二板（13）具有第二芯树脂层（34）。 第二芯树脂层（34）含有碳纤维。 在第二板（13）的表面上形成由绝缘层（41）和导体图案（42）构成的积层层（16）。 因此，印刷板（11）设置有台阶表面（14）。 导体图案（18）布置在台阶表面（14）上。 因此，可以提高电极配置的自由度。 通过第二芯树脂（34）中包含的碳纤维的作用可以消除热膨胀的影响。 在积层（16）中建立了非常小的布线结构。

Patent Agency Ranking