公开(公告)号：FR3039922A1

公开(公告)日：2017-02-10

申请号：FR1557577

申请日：2015-08-06

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C7/00 ,  G11C16/00

Abstract: Selon un mode de mise en œuvre il est proposé d'accélérer automatiquement l'opération d'écriture en supprimant sur la base des valeurs des données à écrire et éventuellement sur la base des valeurs des données présentes dans la mémoire, l'étape d'effacement ou l'étape de programmation, et ce, tout en utilisant éventuellement une commande classique d'écriture. Lorsque la mémoire est équipée d'un code correcteur d'erreur basé sur un code de Hamming, une propriété de ce dernier permet aisément de mettre en œuvre cette accélération éventuelle des cycles d'écritures au sein de la mémoire. Cette propriété est celle selon laquelle lorsque tous les bits des octets d'un mot numérique regroupant n octets sont égaux à zéro, les bits de contrôle associés à ces octets sont également tous égaux à zéro.

公开(公告)号：FR3010210B1

公开(公告)日：2017-01-13

申请号：FR1358271

申请日：2013-08-29

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TEGLIA YANNICK

IPC: G06F21/75

公开(公告)号：FR3038411A1

公开(公告)日：2017-01-06

申请号：FR1556125

申请日：2015-06-30

Applicant: PROTON WORLD INT NV ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： MODAVE JEAN-LOUIS ,  MARINET FABRICE ,  FARISON DENIS

IPC: G06F21/30

Abstract: L'invention concerne un procédé de vérification de l'authenticité d'un produit associé à un dispositif hôte, dans lequel : un premier circuit électronique (10) du dispositif initialise un circuit de rétention de charges d'un deuxième circuit électronique (22) du produit ; et le premier circuit interprète une durée de décharge du circuit de rétention de charges pour décider de l'authenticité du produit.

公开(公告)号：FR3037148A1

公开(公告)日：2016-12-09

申请号：FR1555212

申请日：2015-06-08

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： BACHER YANN ,  FROIDEVAUX NICOLAS

IPC: G01R31/26

Abstract: L'invention concerne un circuit de mesure de variations d'une tension d'alimentation (VDD) d'un circuit électronique, comportant un convertisseur analogique-numérique (24) d'une différence entre une valeur (Vmeas) proportionnelle à la tension d'alimentation et une valeur de référence (Vreg).

公开(公告)号：FR3036513A1

公开(公告)日：2016-11-25

申请号：FR1554460

申请日：2015-05-19

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： BAHOUT YVON

IPC: G06F13/42 ,  H04B3/54

Abstract: L'invention concerne un procédé de communication, sur un bus bifilaire (5, 11), entre un premier circuit (1) fournissant un premier signal numérique (CLK) et un deuxième circuit (3, 21), dans lequel, pour transmettre un bit d'un circuit émetteur (1 ; 3, 21) parmi le premier circuit et le deuxième circuit vers l'autre circuit (3, 21 ; 1), le circuit émetteur positionne un deuxième signal numérique (DATA) en fonction de l'état du bit à transmettre alors que le premier signal est à un premier niveau (GND).

公开(公告)号：FR3036222A1

公开(公告)日：2016-11-18

申请号：FR1554326

申请日：2015-05-13

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： FULCHERI PATRICK

IPC: H01H47/22

Abstract: Un condensateur (4) est connecté du côté du demi-pont (30) véhiculant le courant le plus important lors d'un changement d'état de fonctionnement du relais (2). Ceci permet d'augmenter le courant d'activation du relais.

公开(公告)号：FR3034905A1

公开(公告)日：2016-10-14

申请号：FR1553064

申请日：2015-04-09

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BERNASCONI ERIC ,  COUPE DAVID ,  CHOTARD LUDOVIC ,  PUGIBET PIERRE-FRANCOIS

IPC: G11C8/18 ,  G06F13/14

Abstract: Dispositif (1) électronique pour synchroniser des tâches d'un appareil (APP) comprenant un contrôleur d'accès mémoire (3) ayant des entrées (a, b, c) associées à des niveaux de priorité, le dispositif (1) comprenant : - des circuits de commande (6a, 6b, 6c) configurés pour recevoir des signaux d'évènements et délivrer en réponse des signaux d'activation de tâches, - une interface d'évènements externes (5), configurable, destinée à recevoir des premiers signaux d'évènements d'au moins un circuit (12) de l'appareil (APP) et à en aiguiller aux circuits de commande (6a, 6b, 6c) correspondants en fonction d'une première loi de correspondance, - une interface d'évènements internes (7), configurable, destinée à recevoir des seconds signaux d'évènements correspondant aux signaux d'activation de tâches et à en aiguiller aux circuits de commande (6a, 6b, 6c) en fonction d'une seconde loi de correspondance, - les sorties (S1) des circuits de commande (6a, 6b, 6c) étant destinées à être connectées aux entrées (a, b, c) du contrôleur d'accès mémoire (3) en fonction du niveau de priorité souhaité pour les tâches associées aux signaux d'activation de tâches.

公开(公告)号：FR3034274A1

公开(公告)日：2016-09-30

申请号：FR1552588

申请日：2015-03-27

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： WALLIS MARK ,  BOUVET YOANN ,  DEMAJ PIERRE

IPC: H04L27/06 ,  H03D1/04

Abstract: Procédé de traitement d'un signal analogique de canal issu d'un canal de transmission, le signal analogique de canal (SAC) étant susceptible de comporter un signal utile (SU) modulé sur un sous-ensemble d'un ensemble de porteuses disponibles, véhiculant au moins une trame de symboles selon une structure de trame et éventuellement bruité par au moins un signal de bruit (SB) en bande étroite, le procédé comprenant une conversion analogique/numérique (CAN) du signal analogique de canal et un traitement de synchronisation comportant un traitement de filtrage (MFL) incluant une détermination à la volée dans le domaine temporel d'un nombre limité de coefficients d'un filtre prédictif d'un modèle auto régressif d'un signal numérique de canal (SNC) issu de ladite conversion analogique/numérique et un filtrage à la volée du signal numérique de canal dans le domaine temporel par un filtre numérique à réponse impulsionnelle finie dont les coefficients sont ceux du filtre prédictif, et une détection d'au moins une indication (IND) permettant d'identifier au moins un endroit de ladite structure de trame, à partir du signal numérique de canal filtré (SNF) et d'un signal de référence (SREF).

公开(公告)号：FR3033937A1

公开(公告)日：2016-09-23

申请号：FR1552289

申请日：2015-03-19

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SIMOLA ROBERTO ,  FORNARA PASCAL

IPC: H01L29/866

Abstract: L'invention concerne une diode Zener comprenant : une région de cathode (CD1) ayant un premier type de conductivité, formée en surface dans un substrat semi-conducteur (SUB) ayant un second type de conductivité, une région d'anode (AD1) ayant le second type de conductivité, formée sous la région de cathode, les régions de cathode et d'anode étant isolées du reste du substrat par des tranchées isolantes (STI1), des premières régions conductrices (CDC, EDC, ED1) configurées, lorsqu'elles sont soumises à des tensions adéquates, pour générer un premier champ électrique perpendiculaire à une interface entre les régions de cathode et d'anode, et des secondes régions conductrices (GT1, GTC) configurées lorsqu'elles sont soumises à des tensions adéquates, pour générer un second champ électrique parallèle à une interface entre les régions de cathode et d'anode.

公开(公告)号：FR3025353B1

公开(公告)日：2016-09-09

申请号：FR1458239

申请日：2014-09-03

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO

IPC: G11C5/00 ,  G11C7/00 ,  H01L21/8239