-
公开(公告)号：CN109979941B
公开(公告)日：2024-04-30
申请号：CN201811542208.0
申请日：2018-12-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储装置。半导体存储装置包括：基底；以及堆叠件，包含位于基底上的多个层。所述多个层中的每一个层包括：半导体图案；以及第一导电线，连接到半导体图案中的至少一个半导体图案。第二导电线和第三导电线穿透堆叠件。半导体图案包括在所述多个层中的第一层中彼此相邻并且彼此间隔开的第一半导体图案和第二半导体图案。第三导电线位于第一半导体图案与第二半导体图案之间，并且共同地连接到第一半导体图案和第二半导体图案。
-
公开(公告)号：CN110729241B
公开(公告)日：2024-04-09
申请号：CN201910547303.8
申请日：2019-06-24
Applicant: 三星电子株式会社
Abstract: 公开了制造半导体装置的方法。所述方法包括：在基底上交替地堆叠多个介电层和多个第一半导体层以形成模结构；形成穿透模结构的孔；在基底上形成填充孔的第二半导体层；以及将激光照射到第二半导体层上。
-
公开(公告)号：CN109560082B
公开(公告)日：2024-03-29
申请号：CN201811056399.X
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/532
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。
-
-
公开(公告)号：CN117135914A
公开(公告)日：2023-11-28
申请号：CN202310408932.9
申请日：2023-04-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 半导体器件包括在衬底上的位线结构。每个位线结构沿第二方向延伸，并且位线结构在第一方向上彼此间隔开。半导体器件还包括在位线结构中的每一个上在第二方向上彼此间隔开的半导体图案、半导体图案中的在第一方向上相邻的半导体图案之间的层间绝缘图案、以及在位线结构上在第二方向上彼此间隔开的字线。每条字线邻近半导体图案沿第一方向延伸。半导体器件还包括分别设置在半导体图案上并电连接到半导体图案的电容器。沿第二方向延伸的接缝形成在层间绝缘图案中的每一个中。
-
Patent Agency Ranking
公开(公告)号：CN117135908A
公开(公告)日：2023-11-28
申请号：CN202310096672.6
申请日：2023-01-19
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，包括：衬底和在衬底上的绝缘层；绝缘层上的第一外围有源区和第二外围有源区，均具有第一表面和相对的第二表面；器件隔离层，在第一外围有源区与第二外围有源区之间以隔离第一外围有源区和第二外围有源区；位线，连接到第一外围有源区的第一表面和第二外围有源区的第一表面中的至少一个第一表面；第一栅绝缘层和第二栅绝缘层，分别设置在第一外围有源区的第二表面和第二外围有源区的第二表面上；第一外围栅电极和第二外围栅电极，第一外围栅电极设置在第一栅绝缘层上，第二外围栅电极设置在第二栅绝缘层上；以及接触图案，连接到位线，其中，第一外围有源区和第二外围有源区中的每一个通过绝缘层相对于衬底浮置。
-
公开(公告)号：CN116896873A
公开(公告)日：2023-10-17
申请号：CN202310267630.4
申请日：2023-03-20
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置可包括：衬底，其包括第一连接区和第二连接区之间的存储器单元区；栅电极，其在第一方向上延伸并且包括在第一连接区上具有台阶结构的第一焊盘区；背栅电极，其位于栅电极之间并且在与第一方向相反的方向上延伸；竖直导电图案，其在衬底的存储器单元区上在竖直方向上延伸并且在第一方向上彼此间隔开；以及有源层，其在衬底的存储器单元区上位于栅电极和背栅电极之间。有源层可在与第一方向相交的第二方向上延伸，并且可电连接到竖直导电图案。背栅电极可包括在第二连接区上具有台阶结构的第二焊盘区。
-
公开(公告)号：CN116896865A
公开(公告)日：2023-10-17
申请号：CN202211663754.6
申请日：2022-12-23
Applicant: 三星电子株式会社
Abstract: 提供半导体装置。所述半导体装置包括：第一导线，在第一水平方向上延伸；多个半导体图案，在第一导线上并且在第一水平方向上彼此间隔开，其中，所述多个半导体图案中的每个包括在第一水平方向上彼此相对的第一垂直部和第二垂直部；第二导线，在所述多个半导体图案中的每个的第一垂直部与第二垂直部之间在第二水平方向上延伸，第二水平方向与第一水平方向相交；栅极介电图案，在第一垂直部与第二垂直部之间以及第二垂直部与第二导线之间；以及阻挡图案，在相邻的半导体图案之间。
-
公开(公告)号：CN116613198A
公开(公告)日：2023-08-18
申请号：CN202310121291.9
申请日：2023-02-16
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/02
Abstract: 一种半导体装置包括：基板，其具有有源区域；以及栅极结构，其与有源区域交叉。栅极结构可包括：栅极图案，其在垂直于基板的底表面的第一方向上穿透有源区域的上部；含金属图案，其在栅极图案上；以及势垒图案，其插置在栅极图案和含金属图案之间并且延伸以面向含金属图案的相对侧表面。
-
公开(公告)号：CN116568026A
公开(公告)日：2023-08-08
申请号：CN202310118648.8
申请日：2023-02-03
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括包含有源区的衬底、字线结构、在衬底上的位线结构、以及配置为将有源区的第一杂质区与位线结构电连接的位线接触图案。该半导体器件包括在位线结构的侧壁上的存储节点接触，存储节点接触电连接到有源区的第二杂质区。该半导体器件包括在位线结构的侧壁上的间隔物结构，间隔物结构在位线接触图案的侧壁上，间隔物结构包括围绕下部的侧表面的下间隔物结构和设置在上部的侧表面上的上间隔物结构。该半导体器件包括电连接到存储节点接触的电容器结构。
-
-
-
-
-
-
-
-
-
Search Results
200
records
(took 0.039 seconds)
