公开(公告)号：KR100149128B1

公开(公告)日：1998-12-01

申请号：KR1019950034146

申请日：1995-10-05

Applicant: 한국전자통신연구원

Inventor： 송민규 ,  강승구 ,  이희태 ,  황남 ,  박성수 ,  김동구

IPC: H01S5/022

Abstract: 본 발명은 고속 광통신용 반도체 레이저모듈 패키지에 관한 것이다.
좀 더 구체적으로, 본 발명은 광학 부품수를 줄이고 레이저 다이오드의 열전달 경로를 최소화하는 동시에 광섬유를 보다 견고히 고정함으로써 초고속 광통신의 신뢰도를 향상시킬 수 있는 고속 광통신용 반도체 레이저모듈 패키지에 관한 것이다.
본 발명의 반도체 레이저모듈 패키지는, 레이저 다이오드(1)가 열분산용 기판(103) 상에 결합형성되고, 전기한 열분산용 기판(103)과 전기한 레이저다이오드(101)에서의 광신호를 검출하기 위한 모니터 광검출기(104), 열측정소자(106), 단자(123) 및 박막저항(102) 및 열전 냉각소자(109)의 일면이 칩캐리어(107) 상에 형성되고, 전기한 레이저다이오드(101)와 칩캐리어(107)의 전기적 연결시 기생성분을 감소시키기 위한 접지용 블록(133)이 칩캐리어(107) 상에 형성되고, 칩캐리어(107)는 그 수직면에 집속형 단일렌즈(118)가 입설된

公开(公告)号：KR100138844B1

公开(公告)日：1998-06-01

申请号：KR1019940028808

申请日：1994-11-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 한학수 ,  김동구 ,  박성수 ,  주관종

IPC: H01L21/60

CPC classification number: H01L2224/11

Abstract: 본 발명은 반도체 패키지 방법에 관한 것으로, 특히 3층 포토레지스트(Photoresist)를 이용하여 플립칩 본딩(Filp-Chip Bonding)용 솔더범프(Solder Bump)를 형성하는 방법에 관한 것이다.
본 발명 상기의 목적을 달성하기 위해, 기판절연용 실리콘 질화막과 댑핑용 실리콘 질화막이 형성된 실리콘 기판에 칩이 본딩될 부분의 솔더범프 형성을 위한 공정으로서 증착될 금속의 크기를 조절하기 위한 1차 네가티브(Negative) 포토레지스트와 리프트 오프(Lift off)를 위한 전면 노광된 2차 포지티브(Positive) 포토레지스트와, 그리고 또한 증착면의 크기를 조절하기 위한 3차 포지티브(Positive) 포토레지스트로 구성되어며, 솔더범프 형성시 용이한 리프트 오프(Lift off)를 위한 3층으로 형된 30㎛ 이상의 두께운 후막 공정으로 솔더범프를 형성하는 것을 특징으로 한다.

公开(公告)号：KR1019970028628A

公开(公告)日：1997-06-24

申请号：KR1019950042064

申请日：1995-11-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송민규 ,  강승구 ,  이희태 ,  황남 ,  박성수 ,  김동구

IPC: G02B6/42

Abstract: 본 발명은 광섬유가 부착된 광전송용 및 광증폭용 반도체 레이저 모듈에 사용되는 광접속렌즈를 레이저 웰딩 방법을 이용하여 정밀하게 고정하는 방법에 관한 것이다.
본 발명은, 광집속렌즈와 광섬유간의 거리를 조절하여 고정한 후, 레이저 다이오드와 광접속렌즈 간의 상호간의 위치를 횡방향 및 종방향으로 정열하는 제1단계; 렌즈하우징과 렌즈링 사이를 레이저 웰딩하는 제2단계; 광섬유로 출력되는 광신호의 크기가 최대가 되도록 레이저 다이오드와 광집속렌즈간의 상호간의 위치를 횡방향 및 종방향으로 정열하는 제3단계; 및 렌즈고정대와 렌즈링 사이를 레이저 웰딩하는 제4단계로 수행되어, 생산성을 높일 수 있을 뿐만 아니라, 용접 후 온도변화와 같은 신뢰도 시험에도 부품간의 변위를 최소화할 수 있으므로 광모듈의 성능을 향상시킬 수 있다.

公开(公告)号：KR100116158B1

公开(公告)日：1997-06-09

申请号：KR1019930026313

申请日：1993-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김동구 ,  주관종 ,  박성수 ,  윤형진

IPC: H01L21/60

公开(公告)号：KR100115288B1

公开(公告)日：1997-05-16

申请号：KR1019930027219

申请日：1993-12-10

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김동구 ,  박성수 ,  주관종 ,  윤형진 ,  박형무

IPC: H01L23/02

公开(公告)号：KR1019970019246A

公开(公告)日：1997-04-30

申请号：KR1019950031987

申请日：1995-09-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성수 ,  남상식 ,  손진우

IPC: H04L12/26 ,  H04L12/801 ,  H04L12/70

Abstract: 본 발명은 D 채널 패킷 서비스를 구현하는 D 채널용 패킷 핸들링 모듈과 프레임 다중 처리기 사이 그리고 프레임 다중 처리기와 디지털 가입자의 D 채널 데이터를 처리하는 IDPA 사이의 구간별로 시험을 통하여 D 패킷호를 시험할 수 있는 D 채널 패킷호 시험 지그에 관한 것이다.
본 발명의 시험지그는 하나의 프레임 다중처리보드어셈블리와 네매의 프레임 다중 제어보드어셈블리로 구성된 프레임 다중화처리 모듈 단위 구조를 갖는 프레임 다중 백보드와, LAPB 링크에 의해 프레임 다중 백보드의 각 프레임 다중 제어보드 어셈블리의 64Kbps 통신하는 타임스위치와, 패킷 핸들링 회로보드 어셈블리로 구성되어 패킷버스를통해 패킷 층 처리 백보드와 LAN 링크레벨을 접속되고, 타임 스위치를 통하여 프레임 다중 제어보드 어셈블리와 4개의 LAPB 링크 레벨을 접속하는 패킷 핸들링 백보드와, 패킷 버스 인터페이스 보드 어셈블리로 구성되어 이들간의 신호선을 상호 연결하고, 패킷 버스의 중재하에 10Mbps로 데이터 버스를 통한 패킷호제어 메시지를 패킷 핸들링 백보드의 패킷 핸들링 회로보드 어셈블리로 전송하는 패킷 핸들링 백보드( 40)와, 프레임 다중 백보드의 프레임 다중 처리보드 어셈블리와 패킷 데이터 통신을 위한 D 채널용 패킷 버스의 관리 및 D 채널 신호 정보의 송,수신을 하는 IDPA와, 프레임 다중 백보드의 프레임 다중 제어 처리보드 어셈블리와 IDPA 간에 배열되는 16개의 D 채널용 패킷 버스를 포함한다.

公开(公告)号：KR1019940007987B1

公开(公告)日：1994-08-31

申请号：KR1019910026092

申请日：1991-12-30

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤빈영 ,  박성수 ,  김진태 ,  김철규

IPC: H04M11/06

Abstract: The ISDN primary subscriber CEPT interface circuit icludes a B-channel interface cirucit for transmitting and receiving a B-channel onto a PCM subhighway, a time/space switching cirucit for controlling each CEPT, a hybrid circuit for forming a frame, a line interface circuit for converting a unipolar signal to a bipolar signal to transmit transmitting data stream to a subscriber line, and converting the biipolar signal received from the subscriber to the unipolar signal, a D-channel interface circuit for implementing D-channel link access processing for 4 links, a common memory, and a microprocessing unit, thereby raising the reliability of a primary subscriber.

Abstract translation: ISDN主用户CEPT接口电路包括用于在PCM子高速公路上发送和接收B信道的B信道接口电路，用于控制每个CEPT的时间/空间切换电路，用于形成帧的混合电路，线路接口电路 用于将单极信号转换为双极信号以将发送数据流发送到用户线路，以及将从用户接收的双极性信号转换为单极性信号，用于实现用于4个链路的D信道链路接入处理的D信道接口电路 ，公共存储器和微处理单元，从而提高主用户的可靠性。

公开(公告)号：KR1019940007985B1

公开(公告)日：1994-08-31

申请号：KR1019910026090

申请日：1991-12-30

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성수 ,  김진태 ,  강석열 ,  김철규

IPC: H04M11/06

CPC classification number: H04Q11/0464 ,  H04Q2213/1302 ,  H04Q2213/1304 ,  H04Q2213/13176 ,  H04Q2213/13202 ,  H04Q2213/13205 ,  H04Q2213/13209

Abstract: The device increases an integrated degree by construction of an IDPA matching circuit, and is enable to match other blocks. The device includes a primary basic subscriber matching means (1) which matches 3*8 (2B+D) channels/board; NORTH AMERICA or 2*12 (2B+D) channels/board; EUROPE, communicates subscriber line with 2.048 Mbps sub-highway data, and an IDPA matching means (2) which transmits D channel to corresponding subscribers. The subscriber matching means (1) includes a B channel matchong means (11), a time/space switching means (12), a hybrid means (13), a line matching means (14), and a D/C channel matching means (15).

Abstract translation: 该装置通过构造IDPA匹配电路来提高集成度，并且能够匹配其他块。 该设备包括与3 * 8（2B + D）个通道/板匹配的主要基本用户匹配装置（1） 北美或2 * 12（2B + D）渠道/板; 欧洲通信用户线与2.048Mbps子公路数据通信，以及IDPA匹配装置（2），其向对应的用户发送D信道。 用户匹配装置（1）包括B信道匹配装置（11），时间/空间切换装置（12），混合装置（13），线路匹配装置（14）和D / C信道匹配装置 （15）。