公开(公告)号：WO9944400A3

公开(公告)日：1999-12-02

申请号：PCT/US9903953

申请日：1999-02-24

Applicant: ARIZONA DIGITAL INC

Inventor： BERDING ANDREW R

IPC: H05K1/02 ,  H05K1/14 ,  H05K3/46 ,  H05K7/14

CPC classification number: H05K1/0248 ,  H05K1/0216 ,  H05K7/1459 ,  H05K2201/044 ,  H05K2201/09254 ,  H05K2201/09727

Abstract: A data processing system includes a backplane and a plurality of logic boards connected to the backplane by a plurality of connectors. A set of common points (23) is electrically coupled to the connectors by individual conductive traces between each common point and the corresponding pins of the connectors. The inductance of longer traces is reduced by merging traces near a central portion of the backplane to form a conductive region (23) that extends to at least one connector (34, 31) on either side of the common points, thereby electrically shortening the longer traces. The inductance is further reduced by widening the longer traces. Longer traces are wider than shorter traces to reduce the differences in the LC products associated with each trace and, therefore, the differences in delay among the traces.

Abstract translation: 数据处理系统包括通过多个连接器连接到背板的背板和多个逻辑板。 一组公共点（23）通过每个公共点和连接器的相应引脚之间的各个导电迹线电耦合到连接器。 通过在背板的中心部分附近合并迹线来形成较长迹线的电感，以形成延伸到公共点两侧的至少一个连接器（34,31）的导电区域（23），从而电气缩短 痕迹。 通过加宽更长的走线来进一步减小电感。 较长的迹线比较短的迹线更宽，以减少与每个迹线相关联的LC产物的差异，并因此减少迹线之间的延迟差异。

公开(公告)号：WO2014121592A1

公开(公告)日：2014-08-14

申请号：PCT/CN2013/080965

申请日：2013-08-07

Applicant: 华为技术有限公司

Inventor： 白磊 ,  刘雄彪 ,  彭乐雄

IPC: H05K1/11 ,  H01R12/12

CPC classification number: H05K3/366 ,  H01R12/722 ,  H01R12/737 ,  H05K1/117 ,  H05K1/14 ,  H05K2201/044 ,  H05K2201/09063 ,  H05K2201/09163 ,  H05K2201/10189

Abstract: 本发明公开了一种线路板互联架构，其包括至少一个第一插板及与该第一插板大致垂直的至少两个第二插板，所述第一插板与所述第二插板中的至少一个开设有若干开槽，该第一插板与所述第二插板通过装设于所述开槽两侧的信号连接器对插配合，并电性连接，该线路板互联结构解决了在该第一插板与第二插板正交方向上的配合精度问题，即使该第一插板与第二插板存在装配公差，则所述连接器仍然满足装配精度的要求，而且可以避免在所述第一插板与第二插板正交互联对接之后，所述第一线路板和第二线路板整体发生变形。本发明还提供一种电子系统及应用该电子系统的电子设备。

公开(公告)号：WO2010081011A1

公开(公告)日：2010-07-15

申请号：PCT/US2010/020512

申请日：2010-01-08

Applicant: MANUFACTURING RESOURCES INTERNATIONAL, INC. ,  DUNN, William, R. ,  WILLIAMS, David ,  BEDELL, Ware

Inventor： DUNN, William, R. ,  WILLIAMS, David ,  BEDELL, Ware

IPC: H04N5/64 ,  H04N5/44

CPC classification number: G06F1/1601 ,  G06F1/181 ,  G06F2200/1612 ,  H01L23/3107 ,  H01L23/32 ,  H01R12/7076 ,  H01R12/73 ,  H01R23/70 ,  H01R23/7005 ,  H04N5/63 ,  H04N5/64 ,  H04N5/655 ,  H05K1/117 ,  H05K2201/044 ,  H05K2201/09754 ,  H05K2201/0999 ,  H05K2201/1034

Abstract: An electronic display assembly where the components can be removed and serviced or replaced without having to remove the display from its position. A backplane may be in electrical communication with the image producing assembly and may contain a plurality of blind mate connectors. Various electronic assemblies may be connected to the blind mate connectors. An access panel may provide access to the electronic assemblies so that they can be removed from the housing. N+1 power supplies may be used so that if one fails the unit would continue to operate until the failed power supply could be replaced. The electronic assemblies may be removed from the left side, right side, top, or bottom surfaces of the display housing. Any flat panel electronic display may be used.

Abstract translation: 一种电子显示器组件，其中组件可以被移除和维修或更换，而不必从其位置移除显示器。 背板可以与图像产生组件电连通，并且可以包含多个盲配对连接器。 各种电子组件可以连接到盲配接头。 访问面板可以提供对电子组件的访问，使得它们可以从壳体移除。 可以使用N + 1个电源，以便如果发生故障，设备将继续运行，直到发生故障的电源被更换为止。 电子组件可以从显示器壳体的左侧，右侧，顶部或底部表面移除。 可以使用任何平板电子显示器。

公开(公告)号：WO2007089885A3

公开(公告)日：2007-11-15

申请号：PCT/US2007002722

申请日：2007-01-30

Applicant: INTEL CORP ,  BANERJEE GAURAB ,  MOONEY STEPHEN

Inventor： BANERJEE GAURAB ,  MOONEY STEPHEN

IPC: H05K1/02 ,  H01L23/66 ,  H01P5/02 ,  H05K1/14

CPC classification number: H05K1/025 ,  H01L23/66 ,  H01L2224/16 ,  H01L2924/01078 ,  H01L2924/10253 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01P5/02 ,  H05K1/14 ,  H05K1/181 ,  H05K2201/044 ,  H05K2201/09736 ,  H05K2201/10689 ,  H05K2201/10734 ,  H01L2924/00

Abstract: A passive impedance equalization network (250,255,260,265) for high speed serial links is described. The impedance equalization network may include at least one stepped impedance transformer near points of impedance discontinuities (205,225,210,230). The impedance discontinuities may be at an interface connection between two circuit boards. The impedance discontinuities on a circuit board may be at a die-package interface and/or a package-board interface. The stepped impedance transformer may be formed in a package trace, a board trace or both. Forming the stepped impedance transformers in the traces requires no modification to existing package/board design methodology or technology. The stepped impedance transformers can provide impedance matching over a range of frequencies. To account for modeling errors in the design of the stepped impedance transformers integrated circuits transmitting data over the serial link may include active circuitry to select an output/input impedance for transmitters/receivers. Other embodiments are otherwise disclosed herein.

Abstract translation: 描述了用于高速串行链路的无源阻抗均衡网络（250,255,260,265）。 阻抗均衡网络可以包括在阻抗不连续点附近的至少一个阶梯式阻抗变压器（205,225,210,230）。 阻抗不连续性可能在两个电路板之间的接口连接处。 电路板上的阻抗不连续性可能在管芯封装接口和/或封装板接口处。 阶梯式阻抗变压器可以形成为封装迹线，板迹线或两者。 在走线中形成阶梯式阻抗变压器不需要修改现有的封装/电路板设计方法或技术。 阶梯式阻抗变压器可以在一定频率范围内提供阻抗匹配。 为了解决在阶梯式阻抗变压器的设计中的建模误差，通过串行链路传输数据的集成电路可能包括用于选择发射机/接收机的输出/输入阻抗的有源电路。 其他实施例在此另外公开。

公开(公告)号：WO2007097005A1

公开(公告)日：2007-08-30

申请号：PCT/JP2006/303494

申请日：2006-02-24

Applicant: 富士通株式会社 ,  梶尾 直彦 ,  吉丸 雅樹

Inventor： 梶尾 直彦 ,  吉丸 雅樹

IPC: H05K7/14

CPC classification number: H05K7/1492 ,  H05K1/0263 ,  H05K1/14 ,  H05K1/141 ,  H05K1/148 ,  H05K2201/044 ,  H05K2201/10272 ,  H05K2201/10287

Abstract: 　第１プリント基板（３２）の表面には第１コネクタ（３４）が実装される。第１プリント基板（３２）の表面には第２プリント基板（３６）が向き合わせられる。第１および第２プリント基板（３２、３６）は支持部材（３３）で支持される。第２プリント基板（３６）の表面には第２コネクタ（３７）が実装される。第１および第２プリント基板（３２、３６）は配線（４１）で接続される。こうしたプリント基板ユニット（３１）では、第１および第２プリント基板（３２、３６）に第１および第２コネクタ（３４、３７）は分散して実装されることができる。例えば１枚のプリント基板にコネクタが一列に配列される場合に比べて第１および第２プリント基板（３２、３６）は小型化することができる。プリント基板ユニット（３１）は小型化される。その結果、プリント基板ユニット（３１）は例えばバックパネル（１９）に高い密度で装着されることができる。

Abstract translation: 第一连接器（34）安装在第一印刷板（32）的表面上。 第一印刷电路板（32）的表面设置成与第二印刷电路板（36）相对。 第一和第二印刷电路板（32,36）由支撑构件（33）支撑。 第二连接器（37）安装在第二印刷电路板（36）的表面上。 第一和第二印刷电路板（32,36）与导线（41）连接。 在该印刷电路板单元（31）中，第一和第二连接器（34,37）可分散地安装在第一和第二印刷电路板（32,36）上。 与布置在板上的一排连接器相比，例如，可以使第一和第二印刷电路板（32,36）的尺寸变小。 印刷电路板单元（31）的尺寸较小。 结果，印刷板单元（31）可以例如以高密度的方式安装在后面板（19）上。

公开(公告)号：WO2006099562A3

公开(公告)日：2006-12-14

申请号：PCT/US2006009619

申请日：2006-03-10

Applicant: INTEL CORP ,  STAHL DOUGLAS ,  FORMISANO DAVID ,  SAFFARIAN ANDY ,  KHOURY MARWAN

Inventor： STAHL DOUGLAS ,  FORMISANO DAVID ,  SAFFARIAN ANDY ,  KHOURY MARWAN

IPC: G06F13/40 ,  H05K1/14

CPC classification number: H05K1/14 ,  H05K1/144 ,  H05K2201/044 ,  H05K2201/045

Abstract: An Advanced Mezzainine Card An Advanced Mezzanine Card (AMC) adapter may be used to connect a non-AMC mezzanine cared to an AMC carrier. The AMC adapter may include a card edge connector configured to be connected to an AMC connector on the AMC carrier and one or more mezzanine connectors configured to be connected to the non-MC mezzanine card. The AMC adapter may also include a bridge to convert between communication protocols used by the non-AMC mezzanine card and the AMC carrier. Of course, many alternatives, variations, and modification are possible without departing from this embodiment.

Abstract translation: 高级Mezzainine卡高级夹层卡（AMC）适配器可用于将非AMC夹层连接到AMC运营商。 AMC适配器可以包括被配置为连接到AMC载体上的AMC连接器并且被配置为连接到非MC夹层卡的一个或多个夹层连接器的卡缘连接器。 AMC适配器还可以包括用于在非AMC夹层卡和AMC载波之间使用的通信协议之间进行转换的桥接器。 当然，在不脱离本实施例的情况下，可以进行许多替换，变化和修改。

公开(公告)号：WO2006107306A1

公开(公告)日：2006-10-12

申请号：PCT/US2005/012576

申请日：2005-04-13

Applicant: SILICON PIPE, INC. ,  GRUNDY, Kevin, P. ,  YASUMURA, Gary ,  FJELSTAD, Joseph, C. ,  WIEDEMANN, William, F. ,  SEGARAM, Para, K.

Inventor： GRUNDY, Kevin, P. ,  YASUMURA, Gary ,  FJELSTAD, Joseph, C. ,  WIEDEMANN, William, F. ,  SEGARAM, Para, K.

IPC: H01R12/16

CPC classification number: H01R12/52 ,  H01R12/7011 ,  H01R12/7082 ,  H01R12/714 ,  H01R12/716 ,  H01R12/721 ,  H01R13/24 ,  H01R31/06 ,  H05K1/0237 ,  H05K1/14 ,  H05K1/147 ,  H05K3/222 ,  H05K7/1441 ,  H05K2201/044 ,  H05K2201/10189 ,  H05K2201/10356

Abstract: A signal-segregating connector for use in a system having a printed circuit board, a first electrical structure and a second electrical structure. The connector includes a first set of conductive elements to convey signals between the first electrical structure and the printed circuit board, and a second set of conductive elements to convey signals between the first electrical structure and the second electrical structure.

Abstract translation: 一种用于具有印刷电路板，第一电气结构和第二电气结构的系统中的信号分离连接器。 连接器包括用于在第一电气结构和印刷电路板之间传送信号的第一组导电元件和用于在第一电结构和第二电结构之间传送信号的第二组导电元件。

公开(公告)号：WO2006042041A2

公开(公告)日：2006-04-20

申请号：PCT/US2005036037

申请日：2005-10-06

Applicant: TERADYNE INC ,  REID BRIAN P

Inventor： REID BRIAN P

IPC: H05K1/00

CPC classification number: H05K7/1445 ,  H05K1/14 ,  H05K2201/044 ,  H05K2201/10189

Abstract: An electronic system with multiple printed circuit boards interconnected through a midplane. Connectors are mounted on two sides of the midplane to facilitate connection of daughter cards from both the front and the back of the midplane. For cross-connecting coupling signals between daughter cards mounted to the front and daughter cards mounted to the back of the midplane, connectors mounted to the front and the back of the midplane are overlapped in certain regions. Within these regions, an efficient routing pattern is employed to cross-connect signals from the front of the midplane to the back of the midplane. The routing is achieved in a very small space but provides the desired impedance of the interconnects.

Abstract translation: 具有多个印刷电路板的电子系统通过中平面互连。 连接器安装在中平面的两侧，以便于连接中板背面和前面的子卡。 为了交叉连接安装在前面的子卡和安装在中面板后面的子卡之间的耦合信号，安装在中间背板正面和背面的连接器在某些区域重叠。 在这些区域内，采用高效的路由模式将信号从中平面的前部交叉连接到中平面的后部。 路由在非常小的空间内实现，但提供了互连所需的阻抗。

公开(公告)号：WO2005104567A1

公开(公告)日：2005-11-03

申请号：PCT/US2005/006988

申请日：2005-03-02

Applicant: ADC TELECOMMUNICATIONS, INC. ,  COFFEY, Joseph, Christopher ,  SCHMIDT, John, D. ,  OGREN, Bruce, C. ,  PETERSON, Karl, J.

Inventor： COFFEY, Joseph, Christopher ,  SCHMIDT, John, D. ,  OGREN, Bruce, C. ,  PETERSON, Karl, J.

IPC: H04Q1/14

CPC classification number: H04Q1/03 ,  H04Q1/13 ,  H04Q1/146 ,  H04Q1/155 ,  H04Q2201/02 ,  H04Q2201/04 ,  H04Q2201/10 ,  H04Q2201/12 ,  H04Q2201/802 ,  H05K1/14 ,  H05K2201/044 ,  H05K2201/10189 ,  Y10T29/49117 ,  Y10T29/49174 ,  Y10T29/49194 ,  Y10T29/49195

Abstract: A patch panel includes a back plane having front mounted pairs of termination locations, and an interconnect location electrically connected to each pair of termination locations. The termination locations connect to two patch cords. The interconnect location defines an access device for selectively accessing the termination locations. An interconnect module interfaces with the interconnect location. The module can include test access, power over Ethernet, or circuit protection features.

Abstract translation: 接线板包括具有前端安装的终端位置对的背板和电连接到每对终端位置的互连位置。 终端位置连接到两个跳线。 互连位置定义用于选择性地访问终止位置的访问设备。 互连模块与互连位置接口。 该模块可以包括测试访问，以太网供电或电路保护功能。

公开(公告)号：WO2003073809A1

公开(公告)日：2003-09-04

申请号：PCT/US2002/027988

申请日：2002-09-03

Applicant: FORCE10 NETWORKS, INC.

Inventor： GOERGEN, Joel, R. ,  ARMESTEAD, Ashby ,  HUNT, Greg

IPC: H05K1/02

CPC classification number: H05K1/0245 ,  H05K1/0228 ,  H05K1/0248 ,  H05K1/0298 ,  H05K7/1459 ,  H05K2201/044 ,  H05K2201/09236 ,  H05K2201/09263

Abstract: A high-speed router backplane is disclosed. The disclosed construction and layout techniques enable the construction of a reliable, high-layer-count, and economical backplane for routers and the like that use signaling across the backplane at trace speeds of 2.5 Gbps or greater. Specific ranges of differential trace geometry characteristics, with significant single-ended coupling to adjacent ground planes, have been found to provide the parameters needed for such signaling. New trace routing and layering techniques also help in the realization of a backplane embodiment containing roughly 600 operable high-speed differential pairs, while also providing sufficient electromagnetic interference management to allow power distribution to occur within the same backplane.

Abstract translation: 公开了一种高速路由器背板。 所公开的结构和布局技术使得能够构建用于路由器等的可靠，高层次和经济的背板，其以2.5Gbps或更大的跟踪速度在背板上使用信令。 已经发现具有显着的单端耦合到相邻接地层的差分迹线几何特征的特定范围提供了这种信号所需的参数。 新的跟踪路由和分层技术还有助于实现包含大约600个可操作的高速差分对的背板实施例，同时还提供足够的电磁干扰管理以允许在同一背板内发生功率分配。