公开(公告)号：JP6509241B2

公开(公告)日：2019-05-08

申请号：JP2016551713

申请日：2015-02-03

Applicant: エイアールエム リミテッド

Inventor： エヴァンス、マシュー ルシアン ,  ペルソン、ハカン ラース − ゴラン ,  パーカー、ジェイソン ,  ストックウェル、ガレス ,  ローズ、アンドリュー

IPC: G06F12/1036 ,  G06F12/1027

公开(公告)号：JPS5531554B1

公开(公告)日：1980-08-19

申请号：JP3553869

申请日：1969-05-10

IPC: G06F9/355 ,  G06F12/02 ,  G06F12/10 ,  G06F12/1036 ,  G06F12/14 ,  G11C9/06 ,  G06F13/00

公开(公告)号：JPS5042752A

公开(公告)日：1975-04-18

申请号：JP5347474

申请日：1974-05-15

IPC: G06F12/10 ,  G06F12/1036 ,  G06F13/00 ,  G06F9/06

公开(公告)号：JP6738354B2

公开(公告)日：2020-08-12

申请号：JP2017564105

申请日：2016-04-28

Applicant: エイアールエム リミテッド

Inventor： パーカー、ジェイソン ,  グリセンスウェイト、リチャード ロイ ,  ローズ、アンドリュー クリストファー

IPC: G06F12/1036 ,  G06F12/14 ,  G06F12/1009

公开(公告)号：JP6584823B2

公开(公告)日：2019-10-02

申请号：JP2015098395

申请日：2015-05-13

Applicant: 株式会社東芝

Inventor： 橋本 幹生 ,  山田 菜穂子 ,  金井 遵 ,  林 良太郎

IPC: G06F12/1009 ,  G06F12/1036 ,  G06F21/64

公开(公告)号：JP6367797B2

公开(公告)日：2018-08-01

申请号：JP2015523126

申请日：2013-07-09

Applicant: マイクロン テクノロジー, インク.

Inventor： クライン,ディーン エー.

IPC: G06F12/1009 ,  G06F12/1036

CPC classification number: G06F12/1009 ,  G06F3/0604 ,  G06F3/0647 ,  G06F3/0653 ,  G06F3/0685 ,  G06F12/1027 ,  G06F12/123 ,  G06F2212/1008 ,  G06F2212/657

公开(公告)号：JPH05210593A

公开(公告)日：1993-08-20

申请号：JP30059892

申请日：1992-10-14

Applicant: INTEL CORP

Inventor： GERII ENU HAMONDO ,  PURADEIIPU DABEI

IPC: G06F12/02 ,  G06F12/08 ,  G06F12/0875 ,  G06F12/10 ,  G06F12/1036 ,  G06F12/12

Abstract: PURPOSE: To provide a memory device in which the speed and efficiency of data access can be improved by providing a descriptor cache which holds a descriptor so that access to an arranged and tested descriptor can be performed by the same descriptor afterwards. CONSTITUTION: An address generation process includes the change of a present segment for designating a chart based on selection by a selector 501, and the setting of an execution address to the index value of the selector 501. A descriptor can be fetched from a memory 500 by an actual value, and held in an arranging device 550 and a descriptor tester 540, and the descriptor is inspected and the access to the segment is controlled by the descriptor tester 540,. When the disturbance of the access occurs, a failure occurs in a processor. When the disturbance of the access does not occur, the arrange device 550 converts the descriptor into a state in which the descriptor inside is arranged. Then, the successful descriptor is loaded to a segment transistor, and updated to a descriptor cache 570 in order to be used afterwards.

公开(公告)号：JPH01228038A

公开(公告)日：1989-09-12

申请号：JP31965988

申请日：1988-12-20

Applicant: IBM

Inventor： RICHIYAADO IIUIN BAAMU ,  TERII RII BOODEN ,  JIYASUTEIN RARUFU BATSUTOUERU ,  KAARU EDOWAADO KURAAKU ,  AREN JIYOOJI GANEKU ,  JIEEMUZU RAMU ,  MAIKERU JIERAADO MAARU ,  KENESU AANESUTO PURAMUBETSUKU ,  KIYASUPAA ANSONII SUKARUZUI ,  RICHIYAADO JIYON SHIYAMARUZU ,  RONARUDO MOOTON SUMISU ,  JIYURIAN TOOMASU

IPC: G06F12/08 ,  G06F9/46 ,  G06F12/02 ,  G06F12/10 ,  G06F12/1036 ,  G06F12/14

Abstract: PURPOSE: To block undesired access to an address space by performing the user management of address space corresponding to a token applied from a system for space identification. CONSTITUTION: An access register transform(ART) operation 10 uses contents in an access register for providing a segment table describer(STD) to be used for dynamic address translation(DAT). An instruction 12 contains an OP code, B field for designating a general-purpose register 14 containing a base address, and displacement D for generating the logical address of a storage area operand while being combined with the base address in the general-purpose register 14 through an adder 15. The STD from the ART 10 is combined with the logical address from the adder 15 and translated together by a DAT 18, and the real address of an operand to be used for the system is generated.

公开(公告)号：JPS63240653A

公开(公告)日：1988-10-06

申请号：JP5388988

申请日：1988-03-09

Applicant: AMERICAN TELEPHONE & TELEGRAPH

Inventor： KURETSUGU UIRIAMU JIENSEN ,  FUREDERITSUKU RONARUDO KERAA

IPC: G06F9/46 ,  G06F12/10 ,  G06F12/1036

公开(公告)号：JP6716645B2

公开(公告)日：2020-07-01

申请号：JP2018146132

申请日：2018-08-02

Applicant: グーグル エルエルシー

Inventor： エリック・ノーサップ ,  ベンジャミン・チャールズ・セレブリン

IPC: G06F12/1036 ,  G06F12/1027