中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1622 records (took 0.028 seconds)

    Procédé de remplissage d’une tranchée formée dans un substrat semiconducteur
    183.
    发明专利
    Procédé de remplissage d’une tranchée formée dans un substrat semiconducteur 未知

    公开(公告)号：FR3139940B1

    公开(公告)日：2024-12-13

    申请号：FR2209435

    申请日：2022-09-19

    Applicant: STMICROELECTRONICS CROLLES 2 SAS

    Inventor： SAIDI BILEL

    IPC: H01L21/20

    Abstract: Procédé de remplissage d’une tranchée formée dans un substrat semiconducteur La présente description concerne un procédé de remplissage d’une tranchée formée dans un substrat semiconducteur (103), comprenant les étapes successives suivantes : a)déposer une première couche (109) de silicium dans des conditions de dépôt amorphe sur les parois latérales et au fond de la tranchée ; b) déposer une deuxième couche (111) de silicium dans des conditions de dépôt polycristallin sur et en contact avec la première couche (109) ; etc) déposer une troisième couche (113) de silicium dopé dans des conditions de dépôt amorphe sur et en contact avec la deuxième couche (111) de manière à combler entièrement la tranchée, dans lequel, à l’issue de l’étape b), la première couche (109) est en silicium polycristallin présentant une taille de grain différente de celle de la deuxième couche (111). Figure pour l'abrégé : Fig. 1F

    Structure d'interconnexion d’un circuit intégré
    184.
    发明专利
    Structure d'interconnexion d’un circuit intégré 未知

    公开(公告)号：FR3126258B1

    公开(公告)日：2024-10-04

    申请号：FR2108802

    申请日：2021-08-20

    Applicant: STMICROELECTRONICS CROLLES 2 SAS

    Inventor： DEL MEDICO SYLVIE ,  GRENIER JEAN-CHRISTOPHE ,  GIRAUDIN JEAN-CHRISTOPHE ,  KOWALCZYK PHILIPPE ,  PIAZZA FAUSTO

    IPC: H01L21/82 ,  H01L23/528 ,  H01L33/52

    Abstract: Structure d'interconnexion d’un circuit intégré La présente description concerne un procédé de fabrication d’une structure d’interconnexion (210) d’un circuit intégré (200) destiné à être encapsulé dans une résine d’encapsulation en contact avec une première face (220A) d’une couche de protection (220), ladite couche de protection reposant sur une première face (210A) de la structure d’interconnexion, la structure d’interconnexion comprenant des éléments d’interconnexion en cuivre (212, 214) s’étendant au moins en partie à travers une couche isolante (216) et affleurant à la première face de ladite structure d’interconnexion ;le procédé de fabrication comprenant une étape de structuration de la couche de protection ou une étape de formation de la couche de protection avec structuration, ladite étape de structuration ou ladite étape de formation étant adaptée à structurer la première face de la couche de protection sous la forme d’une alternance de crêtes et de dépressions. Figure pour l'abrégé : Fig. 3D

    CAPTEUR D'IMAGE DE TYPE A OBTURATION GLOBALE
    186.
    发明专利
    CAPTEUR D'IMAGE DE TYPE A OBTURATION GLOBALE 未知

    公开(公告)号：FR3052297A1

    公开(公告)日：2017-12-08

    申请号：FR1655153

    申请日：2016-06-06

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： ROY FRANCOIS

    IPC: H01L27/148

    Abstract: L'invention concerne un capteur d'image de type à obturation globale et à éclairement par la face arrière, chaque pixel du capteur comprenant une zone photosensible (11) d'un premier type de conductivité ; du côté de la face avant, un premier transistor (T1) comportant une électrode annulaire verticale isolée (16) pénétrant dans la zone photosensible (11) et délimitant latéralement une zone mémoire (31) du premier type de conductivité qui pénètre dans la zone photosensible (11) moins profondément que l'électrode annulaire verticale isolée (16) ; et une zone de lecture (35) du premier type de conductivité formée dans une zone intermédiaire (33) du deuxième type de conductivité qui est formée dans la zone mémoire (31), l'ensemble de la zone mémoire (31), de la zone intermédiaire (33) et de la zone de lecture (35) définissant un deuxième transistor (T2) dont une électrode horizontale isolée constitue une grille.

    187.
    发明专利
    未知

    公开(公告)号：FR3049765A1

    公开(公告)日：2017-10-06

    申请号：FR1652999

    申请日：2016-04-05

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： GASIOT GILLES ,  MALHERBE VICTOR ,  CLERC SYLVAIN

    IPC: H01L23/552 ,  G11C29/52

    Abstract: L'invention concerne un dispositif logique durci vis à vis des rayonnements comprenant : un premier transistor à canal n (206) couplé par ses nœuds conducteurs principaux entre un noeud de sortie (Z) d'un dispositif logique (202) et un rail d'alimentation en tension (VDD) ; et un premier transistor à canal p (208) couplé par ses nœuds conducteurs principaux entre le noeud de sortie (Z) du dispositif logique (202) et un rail de tension de référence, dans lequel les grilles du premier transistor à canal n et du transistor à canal p (206, 208) sont couplées au noeud de sortie (Z).

    DETECTEUR ELECTRONIQUE INTEGRE DE VARIATIONS DE POTENTIEL A HAUTE SENSIBILITE
    188.
    发明专利
    DETECTEUR ELECTRONIQUE INTEGRE DE VARIATIONS DE POTENTIEL A HAUTE SENSIBILITE 未知

    公开(公告)号：FR3048288A1

    公开(公告)日：2017-09-01

    申请号：FR1651570

    申请日：2016-02-25

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： MONFRAY STEPHANE ,  HIBLOT GASPARD

    IPC: G01R19/165

    Abstract: Le détecteur électronique intégré est configuré pour détecter l'apparition d'une variation de potentiel sur sa borne d'entrée et comporte un transistor MOS (11) dont le drain (D) forme une borne de sortie, et dans lequel la variation du courant de drain (Id) est représentative de ladite variation de potentiel sur la borne d'entrée. Le détecteur comprend en outre un transistor bipolaire (12) dont la base forme la borne d'entrée et dont le collecteur (C) est électriquement connecté à la grille (G) du transistor MOS, et possède une première configuration dans laquelle le transistor bipolaire (12) est passant et le transistor MOS est bloqué, et une deuxième configuration dans laquelle le transistor bipolaire (12) est bloqué et le transistor MOS (11) est dans un fonctionnement sous-seuil, le détecteur étant configuré pour passer de sa première configuration à sa deuxième configuration lors de l'apparition de ladite variation de potentiel.

    PROCEDE ET DISPOSITIF DE TEST D'UNE CHAINE DE BASCULES
    190.
    发明专利
    PROCEDE ET DISPOSITIF DE TEST D'UNE CHAINE DE BASCULES 未知

    公开(公告)号：FR3047565A1

    公开(公告)日：2017-08-11

    申请号：FR1650947

    申请日：2016-02-05

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： CLERC SYLVAIN ,  GASIOT GILLES

    IPC: G01R31/3183

    Abstract: Le procédé de test d'une chaîne de bascules (CB) comprend une génération d'un signal de référence (SR) à partir d'un motif de test (MOT) cycliquement rebouclé au rythme d'un signal d'horloge (SH), une propagation du signal de référence (SR) à travers la chaîne de bascules (CB) au rythme du signal d'horloge (SH) de façon à générer un signal de test (ST) en sortie de la chaîne (CB), une comparaison effectuée au rythme du signal d'horloge (SH) entre le signal de test (ST) et le signal de référence (SR) retardé d'un retard prenant en compte le nombre (N) de bascules de la chaîne (CB) et la longueur (K) du motif de test (MOT), et une génération d'un signal de sortie (SS) au rythme du signal d'horloge (SH) dont la valeur dépend du résultat de la comparaison.

Patent Agency Ranking