-
公开(公告)号：CN109841673B
公开(公告)日：2024-05-28
申请号：CN201811311350.4
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。
-
公开(公告)号：CN111261704A
公开(公告)日：2020-06-09
申请号：CN201911003483.X
申请日：2019-10-22
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L23/538 , H01L29/78
Abstract: 一种半导体器件包括：有源图案，位于衬底上，所述有源图案在第一方向上延伸；栅电极，位于所述有源图案上，所述栅电极在与所述第一方向相交的第二方向上延伸，并且包括沿着所述第二方向布置的第一部分和第二部分；第一接触插塞，位于所述栅电极上，所述第一接触插塞连接到所述栅电极的所述第二部分的顶表面；源极/漏极区，位于在所述栅电极的侧壁上的所述有源图案中；以及源极/漏极接触，位于所述源极/漏极区上，所述源极/漏极接触的顶表面的高度高于所述栅电极的所述第一部分的顶表面的高度，并且低于所述栅电极的所述第二部分的所述顶表面的高度。
-
公开(公告)号：CN110690177A
公开(公告)日：2020-01-14
申请号：CN201910601851.4
申请日：2019-07-04
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体器件包括：第一晶体管，包括衬底上的第一栅堆叠；以及第二晶体管，包括衬底上的第二栅堆叠，其中第一栅堆叠包括设置在衬底上的第一铁电材料层、设置在第一铁电材料层上的第一功函数层和设置在第一功函数层上的第一上栅电极，其中第二栅堆叠包括设置在衬底上的第二铁电材料层、设置在第二铁电材料层上的第二功函数层和设置在第二功函数层上的第二上栅电极，其中第一功函数层包括与第二功函数层相同的材料，以及其中第一栅堆叠的有效功函数不同于第二栅堆叠的有效功函数。
-
公开(公告)号：CN109979937A
公开(公告)日：2019-07-05
申请号：CN201811567096.4
申请日：2018-12-20
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/49
Abstract: 一种半导体器件包括在衬底上并具有彼此不同的阈值电压的第一晶体管、第二晶体管和第三晶体管，第一晶体管、第二晶体管和第三晶体管的每个包括栅极绝缘层、第一功函数金属层和第二功函数金属层。第一晶体管的第一功函数金属层可以包括第一子功函数层，第二晶体管的第一功函数金属层可以包括第二子功函数层，第三晶体管的第一功函数金属层可以包括第三子功函数层，第一子功函数层、第二子功函数层和第三子功函数层可以具有彼此不同的功函数。
-
公开(公告)号：CN118398585A
公开(公告)日：2024-07-26
申请号：CN202311336063.X
申请日：2023-10-16
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L23/48 , H01L27/092
Abstract: 一种半导体器件可以包括：衬底，该衬底包括有源图案；源极/漏极图案，该源极/漏极图案位于有源图案上；有源接触，该有源接触位于源极/漏极图案上；下电力线路，该下电力线路位于衬底中；下接触，该下接触将有源接触垂直地连接到下电力线路；导电层，该导电层位于下接触与下电力线路之间；以及电力输送网络层，该电力输送网络层位于衬底的底表面上。导电层可以包括硅(Si)和第一元素。第一元素可以包括过渡金属或类金属。第一元素的浓度可以在从下接触朝向下电力线路的方向上降低。
-
Patent Agency Ranking
公开(公告)号：CN115377102A
公开(公告)日：2022-11-22
申请号：CN202210429628.8
申请日：2022-04-22
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供了集成电路器件及其形成方法。集成电路器件可以包括两个晶体管堆叠，所述两个晶体管堆叠包括具有不同阈值电压的下晶体管和具有不同阈值电压的上晶体管。下晶体管的栅极绝缘体可以具有不同的偶极子元素或偶极子元素的不同面密度，并且上晶体管可以具有不同的栅电极结构。
-
公开(公告)号：CN111490048A
公开(公告)日：2020-08-04
申请号：CN201911270314.2
申请日：2019-12-12
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11529 , H01L27/11531 , H01L27/11565 , H01L27/1157 , H01L27/11573
Abstract: 一种半导体器件和制造半导体器件的方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括第一区域和第二区域；层间绝缘层，位于所述半导体衬底上，所述层间绝缘层包括：第一开口，所述第一开口在所述第一区域上，并且具有第一宽度；以及第二开口，所述第二开口在所述第二区域上，并且具有第二宽度，所述第二宽度大于所述第一宽度；至少一个第一金属图案，所述至少一个第一金属图案填充所述第一开口；第二金属图案，所述第二金属图案位于所述第二开口中；以及填充图案，所述填充图案在所述第二开口中位于所述第二金属图案上，其中，所述至少一个第一金属图案和所述第二金属图案均包括相同的第一金属材料，所述填充图案由非金属材料形成。
-
公开(公告)号：CN110690287A
公开(公告)日：2020-01-14
申请号：CN201910593346.X
申请日：2019-07-03
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括第一有源区域和第二有源区域；第一有源图案和第二有源图案，分别设置在第一有源区域和第二有源区域中；第一栅电极和第二栅电极，分别交叉第一有源图案和第二有源图案；第一栅极绝缘图案，插设在第一有源图案和第一栅电极之间；以及第二栅极绝缘图案，插设在第二有源图案和第二栅电极之间。第一栅极绝缘图案包括第一电介质图案和设置在第一电介质图案上的第一铁电图案。第二栅极绝缘图案包括第二电介质图案。第一有源区域中的晶体管的阈值电压不同于第二有源区域中的晶体管的阈值电压。
-
公开(公告)号：CN116666373A
公开(公告)日：2023-08-29
申请号：CN202310154810.1
申请日：2023-02-22
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/528 , H01L23/485 , H01L23/48 , H01L21/60
Abstract: 本公开提供了集成电路器件及其形成方法。集成电路器件可以包括晶体管、无源器件、在晶体管和无源器件之间延伸的基板、以及电源轨。无源器件可以与基板间隔开。无源器件和电源轨中的每个可以具有面对基板的第一表面，并且无源器件的第一表面比电源轨的第一表面更靠近基板。
-
公开(公告)号：CN114823510A
公开(公告)日：2022-07-29
申请号：CN202210048783.5
申请日：2022-01-17
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了一种垂直场效应晶体管(VFET)器件和形成其的方法。该VFET器件包括：衬底；多个单鳍VFET，在衬底上包括各自的第一鳍结构；以及多个多鳍VFET，每个多鳍VFET在衬底上包括多个第二鳍结构，其中第二鳍结构的鳍节距小于第一鳍结构的鳍节距。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.032 seconds)
